JPH03203324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03203324A JPH03203324A JP34284389A JP34284389A JPH03203324A JP H03203324 A JPH03203324 A JP H03203324A JP 34284389 A JP34284389 A JP 34284389A JP 34284389 A JP34284389 A JP 34284389A JP H03203324 A JPH03203324 A JP H03203324A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- phosphorus
- film
- doped polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 14
- 239000011574 phosphorus Substances 0.000 abstract description 14
- 238000010438 heat treatment Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に、コンタク
トホールの埋込み方法に関する。
トホールの埋込み方法に関する。
半導体装置を微細化する手段の一つとして、コンタクト
ホールを多結晶シリコンあるいは高融点金属を用いて埋
込み、平坦化するという方法がある。例えば、多結晶シ
リコンを用いた従来技術を第３図（ａ） 、 （ｂ）を
参照して説明する。
ホールを多結晶シリコンあるいは高融点金属を用いて埋
込み、平坦化するという方法がある。例えば、多結晶シ
リコンを用いた従来技術を第３図（ａ） 、 （ｂ）を
参照して説明する。
第３図（ａ）に示すように、Ｐ型半導体基板ｌにＮ”拡
散層２を少なくとも選択的に形成する。気相成長法によ
るシリコン酸化膜３を被着後、コンタクトホールを開け
る。続いて、多結晶シリコンを被着し、熱拡散により、
リンな添加し導電性多結晶シリコン膜４を形成する。さ
らに上層にノンドープ多結晶シリコン膜５を被着する。
散層２を少なくとも選択的に形成する。気相成長法によ
るシリコン酸化膜３を被着後、コンタクトホールを開け
る。続いて、多結晶シリコンを被着し、熱拡散により、
リンな添加し導電性多結晶シリコン膜４を形成する。さ
らに上層にノンドープ多結晶シリコン膜５を被着する。
次に第３図（ｂ）に示すように、異方性ドライエツチン
グ法により、コンタクトホール内の多結晶シリコン膜４
，５は残し、シリコン酸化膜３上の多結晶シリコン膜４
，５をエッチバックし、除去する。次に、アルミニウム
（Ａ［）配線６を形成して、コンタクト部のｍ或が完成
する。
グ法により、コンタクトホール内の多結晶シリコン膜４
，５は残し、シリコン酸化膜３上の多結晶シリコン膜４
，５をエッチバックし、除去する。次に、アルミニウム
（Ａ［）配線６を形成して、コンタクト部のｍ或が完成
する。
なお、上述したようなリンドープ多結晶シリコン膜とノ
ンドープ多結晶シリコン膜とによりコンタクトホールを
埋め込む方法の他にコンタクトホール全体を多結晶シリ
コン膜で埋め込んだ後、リンを拡散する方法も考えられ
るが、この方法ではコンタクトホール全体にリンが均一
に拡散したい問題点があるため、より実用性の高い従来
例を示した。
ンドープ多結晶シリコン膜とによりコンタクトホールを
埋め込む方法の他にコンタクトホール全体を多結晶シリ
コン膜で埋め込んだ後、リンを拡散する方法も考えられ
るが、この方法ではコンタクトホール全体にリンが均一
に拡散したい問題点があるため、より実用性の高い従来
例を示した。
Ｃ発明が解決しようとする課題〕
上述した従来のコンタクトホール埋込方法は異方性ドラ
イエツチング法により、多結晶シリコン膜をエツチング
するが、被着した多結晶シリコン膜の膜厚のばらつきや
異方性ドライエツチングのエツチング速度のばらつきに
より、半導体基板内の場所によっては、オーバーエツチ
ングになるところがある。
イエツチング法により、多結晶シリコン膜をエツチング
するが、被着した多結晶シリコン膜の膜厚のばらつきや
異方性ドライエツチングのエツチング速度のばらつきに
より、半導体基板内の場所によっては、オーバーエツチ
ングになるところがある。
リンドープ多結晶シリコン膜はノンドープ多結晶シリコ
ン膜より異方性ドライエツチングにおけるエツチング速
度が速いため、第４図に示すように、リンドープ多結晶
シリコン膜４がコンタクトホール内でエツチングされ、
ＡＡ配線層６がノンドープ多結晶シリコン膜５とのみ接
触する。このため、Ｎ４拡散層２とＡ（配線層６とのフ
ンタクト抵抗が増大するという欠点がある。
ン膜より異方性ドライエツチングにおけるエツチング速
度が速いため、第４図に示すように、リンドープ多結晶
シリコン膜４がコンタクトホール内でエツチングされ、
ＡＡ配線層６がノンドープ多結晶シリコン膜５とのみ接
触する。このため、Ｎ４拡散層２とＡ（配線層６とのフ
ンタクト抵抗が増大するという欠点がある。
本発明の目的はコンタクトホールを１晶シリコンで再現
性よく埋込むことのできる半導体装置の製造方法を提供
することにある。
性よく埋込むことのできる半導体装置の製造方法を提供
することにある。
本発明の半導体装置の製造方法は、半導体基板の一主面
上にコンタクトホールを有する絶縁膜を形成したのち、
リン等の任意の不純物を含む第１の多結晶シリコン膜を
前記コンタク）・ホールの開孔寸法の半分以下の膜厚で
被着する工程と、この第１の多結晶シリコン膜上に不純
物を含まない第２の多結晶シリコン膜をコンタクトホー
ルを埋込む膜厚で被着する工程と、熱処理により上記第
１の多結晶シリコン膜の不純物を第２の多結晶ンリコン
膜に拡散させる工程と、前記フンタクトホール内部以外
の第１の多結晶シリコン膜及び第２の多結晶シリコン膜
とを除去する工程とを有している。
上にコンタクトホールを有する絶縁膜を形成したのち、
リン等の任意の不純物を含む第１の多結晶シリコン膜を
前記コンタク）・ホールの開孔寸法の半分以下の膜厚で
被着する工程と、この第１の多結晶シリコン膜上に不純
物を含まない第２の多結晶シリコン膜をコンタクトホー
ルを埋込む膜厚で被着する工程と、熱処理により上記第
１の多結晶シリコン膜の不純物を第２の多結晶ンリコン
膜に拡散させる工程と、前記フンタクトホール内部以外
の第１の多結晶シリコン膜及び第２の多結晶シリコン膜
とを除去する工程とを有している。
このようにリンドープ多結晶シリコン膜上にノンドープ
多結晶シリコン膜を形成した後、熱処理することにより
、リンドープ多結晶シリコン膜からノンドープ多結晶シ
リコン膜へリンを拡散し、コンタクトホール内を導電性
の多結晶シリコン膜のみで構成できる。そのため、後工
程のコンタクトホール内部以外の多結晶シリコン膜をエ
ッチバックする際にコンタクトホール内の多結晶シリコ
ン膜を極めて均一な状態で残すことができる。
多結晶シリコン膜を形成した後、熱処理することにより
、リンドープ多結晶シリコン膜からノンドープ多結晶シ
リコン膜へリンを拡散し、コンタクトホール内を導電性
の多結晶シリコン膜のみで構成できる。そのため、後工
程のコンタクトホール内部以外の多結晶シリコン膜をエ
ッチバックする際にコンタクトホール内の多結晶シリコ
ン膜を極めて均一な状態で残すことができる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための主な工程を順に示した半導体チップの断面図で
ある。
るための主な工程を順に示した半導体チップの断面図で
ある。
第１図（ａ）に示すようにＰ型半導体基板１１にＮ゛拡
散層１２を選択的に形成する。次に気相酸化膜成長法に
よりシリコン酸化膜１３を１．０μｍ被着し、１．０μ
ｍＸ１．０μｍの開口径のコンタクトホールを開ける。
散層１２を選択的に形成する。次に気相酸化膜成長法に
よりシリコン酸化膜１３を１．０μｍ被着し、１．０μ
ｍＸ１．０μｍの開口径のコンタクトホールを開ける。
次に多結晶シリコン膜を厚さ２００ｎｍ被着し、熱拡散
によりリンを添加する。Ｎ“拡散層重２と後工程で形成
する配線層とを低抵抗に接続するためである。このよう
にして形成された導電性多結晶シリコン膜１４は前述の
コンタクトホールと下地のＮ＋拡散層１２の表面を覆う
のみでコンタクトホールは埋込んでいない 次に、第１図（ｂ）に示すようにノンドープ多結晶シリ
コン膜１５を厚さ８００ ｎｍ被着して、コンタクトホ
ールを埋込む。
によりリンを添加する。Ｎ“拡散層重２と後工程で形成
する配線層とを低抵抗に接続するためである。このよう
にして形成された導電性多結晶シリコン膜１４は前述の
コンタクトホールと下地のＮ＋拡散層１２の表面を覆う
のみでコンタクトホールは埋込んでいない 次に、第１図（ｂ）に示すようにノンドープ多結晶シリ
コン膜１５を厚さ８００ ｎｍ被着して、コンタクトホ
ールを埋込む。
さらに第１図（Ｃ）に示すように窒素雰囲気中で９００
℃１０分の熱処理を行い、リンドープ多結晶シリコン膜
１４からノンドープ多結晶シリコン膜１５ヘリンを拡散
させノンドープ多結晶シリコン膜の一部をリンドープ多
結晶シリコン膜１６に変える。
℃１０分の熱処理を行い、リンドープ多結晶シリコン膜
１４からノンドープ多結晶シリコン膜１５ヘリンを拡散
させノンドープ多結晶シリコン膜の一部をリンドープ多
結晶シリコン膜１６に変える。
次に第１図（ｄ）に示すように、異方性ドライエツチン
グ法によりフンタクトホール内の多結晶シリコン膜１４
．１６は残し、それ以外の領域の多結晶シリコン膜１４
，１５．１６を除去する。
グ法によりフンタクトホール内の多結晶シリコン膜１４
．１６は残し、それ以外の領域の多結晶シリコン膜１４
，１５．１６を除去する。
次にＡで配線層１７を形成する。
このように熱処理によりリンドープ多結晶シリコン膜か
らノンドープ多結晶シリコン膜へリンを拡散し、コンタ
クトホール内の多結晶シリコン膜をリンドープ多結晶シ
リコンに変えることにより、多結晶シリコン膜が埋込れ
たコンタクトホールを安定して製造できる。
らノンドープ多結晶シリコン膜へリンを拡散し、コンタ
クトホール内の多結晶シリコン膜をリンドープ多結晶シ
リコンに変えることにより、多結晶シリコン膜が埋込れ
たコンタクトホールを安定して製造できる。
本発明の第２の実施例を第２図（ａ） 、 （ｂ）を参
照して説明する。
照して説明する。
まず、第２図（ａ）に示すようにＰ型半導体基板２１に
Ｎ＋拡散層２２を選択的に形成する。気相酸化膜成長法
によりシリコン酸化膜２３を１．０μｍ被着し、１．０
μｍＸ１．０μｍの開口径のコンタクトホールを開ける
。次に多結晶シリコン膜２４を２００ｎｍ被着し、熱拡
散によりリンを添加する。
Ｎ＋拡散層２２を選択的に形成する。気相酸化膜成長法
によりシリコン酸化膜２３を１．０μｍ被着し、１．０
μｍＸ１．０μｍの開口径のコンタクトホールを開ける
。次に多結晶シリコン膜２４を２００ｎｍ被着し、熱拡
散によりリンを添加する。
次にノンドープ多結晶シリコン膜２５を８００ｎｍ被着
する。ここまでは第１の実施例と同様である。次にイオ
ン注入法により３００ＫｅＶ Ｉ Ｘ １０１６ｃｍ
−２の条件でリンを注入する。２６はリンが注入された
多結晶シリコン膜、２５はノンドープ多結晶シリコン膜
である。
する。ここまでは第１の実施例と同様である。次にイオ
ン注入法により３００ＫｅＶ Ｉ Ｘ １０１６ｃｍ
−２の条件でリンを注入する。２６はリンが注入された
多結晶シリコン膜、２５はノンドープ多結晶シリコン膜
である。
次に第２図（ｂ）に示すように、窒素雰囲気中で９００
℃１０分の熱処理を行い、リンがドープされた多結晶シ
リコン膜２４．２６からノントーフ多結晶シリコン膜２
５ヘリンを拡散させ、リンドープ多結晶シリコン２７を
形成する。
℃１０分の熱処理を行い、リンがドープされた多結晶シ
リコン膜２４．２６からノントーフ多結晶シリコン膜２
５ヘリンを拡散させ、リンドープ多結晶シリコン２７を
形成する。
次に異方性ドライエツチング法によりコンタクトホール
内の多結晶シリコン２４．２５は残し、それ以外の領域
の多結晶シリコン２４，２５．２６を除去する。
内の多結晶シリコン２４．２５は残し、それ以外の領域
の多結晶シリコン２４，２５．２６を除去する。
以降は第１の実施例と同様にしてＡＩ２配線層を形成す
る。
る。
このような方法により、コンタクトホールを含む全体の
多結晶シリコン膜をより均一なリンの含有状態にでき、
オーバーエツチング等によるエツチングのバラツキを抑
えることができる。
多結晶シリコン膜をより均一なリンの含有状態にでき、
オーバーエツチング等によるエツチングのバラツキを抑
えることができる。
以上説明したように本発明はコンタクトホールをリンド
ープ多結晶シリコン膜とノンドープ多結晶シリコン膜と
で埋込んだのち、熱処理によりリンドープ多結晶シリコ
ン膜からノンドープ多結晶シリコン膜へリンを拡散させ
コンタクトホール内のノンドープ多結晶シリコン膜をリ
ンドープ多結晶シリコン膜に変えた後異方性ドライエツ
チングすることにより多結晶シリコン膜が埋込れたコン
タク）・ホールを有する半導体装置を安定に製造できる
効果がある。
ープ多結晶シリコン膜とノンドープ多結晶シリコン膜と
で埋込んだのち、熱処理によりリンドープ多結晶シリコ
ン膜からノンドープ多結晶シリコン膜へリンを拡散させ
コンタクトホール内のノンドープ多結晶シリコン膜をリ
ンドープ多結晶シリコン膜に変えた後異方性ドライエツ
チングすることにより多結晶シリコン膜が埋込れたコン
タク）・ホールを有する半導体装置を安定に製造できる
効果がある。
１．１１．２１・・・・・・Ｐ型半導体基板、２，１２
゜２２・・・・・・Ｎ”拡散層、３，１３．２３・・・
・・・シリコン酸化膜、４，１４，１６，２４，２６．
２７・・・・・・す７トー７’多結晶シリコン膜、５，
１５．２５・ノンドープ多結晶シリコン膜、６，１７・
・・・・・Ａ６配線、７・・・・・・空孔。
゜２２・・・・・・Ｎ”拡散層、３，１３．２３・・・
・・・シリコン酸化膜、４，１４，１６，２４，２６．
２７・・・・・・す７トー７’多結晶シリコン膜、５，
１５．２５・ノンドープ多結晶シリコン膜、６，１７・
・・・・・Ａ６配線、７・・・・・・空孔。
Claims (1)
- 半導体基板の一主面上にコンタクトホールを有する絶縁
膜を形成したのち、任意の不純物を含む第１の多結晶シ
リコン膜を前記コンタクトホールの開孔寸法の半分以下
の膜厚で被着する工程と、前記第１の多結晶シリコン膜
上に不純物を含まない第２の多結晶シリコン膜を前記コ
ンタクトホールを埋め込む膜厚で被着する工程と、熱処
理により前記第１の多結晶シリコン膜から前記第２の多
結晶シリコン膜に前記任意の不純物を拡散させる工程と
、前記コンタクトホール内部以外の第１の多結晶シリコ
ン膜及び前記第２の多結晶シリコン膜とを除去する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34284389A JP2874234B2 (ja) | 1989-12-29 | 1989-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34284389A JP2874234B2 (ja) | 1989-12-29 | 1989-12-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03203324A true JPH03203324A (ja) | 1991-09-05 |
| JP2874234B2 JP2874234B2 (ja) | 1999-03-24 |
Family
ID=18356926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34284389A Expired - Fee Related JP2874234B2 (ja) | 1989-12-29 | 1989-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874234B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022095A (ja) * | 1998-06-30 | 2000-01-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| CN113658918A (zh) * | 2021-08-17 | 2021-11-16 | 福建省晋华集成电路有限公司 | 半导体器件的制备方法及半导体器件 |
-
1989
- 1989-12-29 JP JP34284389A patent/JP2874234B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022095A (ja) * | 1998-06-30 | 2000-01-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| CN113658918A (zh) * | 2021-08-17 | 2021-11-16 | 福建省晋华集成电路有限公司 | 半导体器件的制备方法及半导体器件 |
| CN113658918B (zh) * | 2021-08-17 | 2023-05-23 | 福建省晋华集成电路有限公司 | 半导体器件的制备方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2874234B2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| JPH0215620A (ja) | 半導体装置の製造方法 | |
| JPH03203324A (ja) | 半導体装置の製造方法 | |
| JP2817230B2 (ja) | 半導体装置の製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH0974132A (ja) | 半導体装置の製造方法 | |
| JPS6333839A (ja) | 半導体装置の製造方法 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0590196A (ja) | 半導体装置の製造方法 | |
| JPS61112343A (ja) | 半導体装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| JPH0620989A (ja) | コンタクトホールの形成方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| JPH0719779B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH05121352A (ja) | 半導体装置の製造方法 | |
| JPH04199817A (ja) | 半導体装置の製造方法 | |
| JPH05166943A (ja) | 半導体装置の製造方法 | |
| JPH05109646A (ja) | 半導体装置の製造方法 | |
| JPS5965449A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |