JPH03203371A - ゲートアレイ半導体装置 - Google Patents
ゲートアレイ半導体装置Info
- Publication number
- JPH03203371A JPH03203371A JP34281389A JP34281389A JPH03203371A JP H03203371 A JPH03203371 A JP H03203371A JP 34281389 A JP34281389 A JP 34281389A JP 34281389 A JP34281389 A JP 34281389A JP H03203371 A JPH03203371 A JP H03203371A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal line
- delay
- racing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にゲートアレイに関する
。
。
従来、この種のゲートアレイは、例えば第５図の構成図
で示すように、配線領域の下に余分な遅延回路を構成す
ることはなかった。
で示すように、配線領域の下に余分な遅延回路を構成す
ることはなかった。
上述した従来のゲートアレイは、配線領域の下に余分な
遅延回路を形成していないため機能ブロックの入力信号
のタイミングがレーシングを起こしていて回路が誤動作
する場合、レーシングを起さないように回路を修正する
には長い期間、高い費用を用するという欠点がある。
遅延回路を形成していないため機能ブロックの入力信号
のタイミングがレーシングを起こしていて回路が誤動作
する場合、レーシングを起さないように回路を修正する
には長い期間、高い費用を用するという欠点がある。
上述した従来の半導体装置に対し、本発明は配線領域の
下に予め余分な遅延回路を有している。
下に予め余分な遅延回路を有している。
このように、配線領域の下に余分な遅延回路を形成して
おき、機能ブロックの入力信号のレーシングによる回路
誤動作を起こした場合、レーシングを起こした機能ブロ
ックの入力信号線にその入力信号線の下の遅延回路を接
続することによりレーシングを回避し、所望の論理機能
回路に修正することが短期間、低コストで可能である。
おき、機能ブロックの入力信号のレーシングによる回路
誤動作を起こした場合、レーシングを起こした機能ブロ
ックの入力信号線にその入力信号線の下の遅延回路を接
続することによりレーシングを回避し、所望の論理機能
回路に修正することが短期間、低コストで可能である。
次に本発明について図面を参照して説明する。
第１図は本発明のゲートアレイ半導体装置の構成図でＡ
で囲まれた部分は内部セル領域の一部で機能ブロック９
の入力信号線５を修正する前のもので第２図は修正後の
構成図である。
で囲まれた部分は内部セル領域の一部で機能ブロック９
の入力信号線５を修正する前のもので第２図は修正後の
構成図である。
本実施例のゲートアレイ半導体装置は配線領域３の下に
予め遅延回路４を設ける。第１図は遅延回路４を使用せ
ず直接機能ブロック９に入力信号線５が接続され、遅延
回路４は入力信号線５から切り離されている。第２図は
第１図の時、入力信号がレーシングを起こし、回路が誤
動作している場合の修正例である。入力信号線８は遅延
回路４を通して入力されるように、信号線をエツチング
し、遅延回路４に信号線８を接続し、一方入力信号線８
′は直接機能ブロック９に信号８′を与えたままである
。これで入力端８に入る信号を入力端８′に入る信号よ
り遅らせて、入力信号のレーシングを回避することが可
能である。ここで入力信号線８に接続する遅延回路４の
個数によって入力信号の遅延する時間を調節することが
可能である。
予め遅延回路４を設ける。第１図は遅延回路４を使用せ
ず直接機能ブロック９に入力信号線５が接続され、遅延
回路４は入力信号線５から切り離されている。第２図は
第１図の時、入力信号がレーシングを起こし、回路が誤
動作している場合の修正例である。入力信号線８は遅延
回路４を通して入力されるように、信号線をエツチング
し、遅延回路４に信号線８を接続し、一方入力信号線８
′は直接機能ブロック９に信号８′を与えたままである
。これで入力端８に入る信号を入力端８′に入る信号よ
り遅らせて、入力信号のレーシングを回避することが可
能である。ここで入力信号線８に接続する遅延回路４の
個数によって入力信号の遅延する時間を調節することが
可能である。
第３図、第４図は本発明の他の実施例２のゲートアレイ
半導体装置の構成図である。第３図は機能ブロックを修
正する前の構成図で、第４図は修正後の機能ブロックの
回路図である。この実施例は遅延回路４，１０において
各々遅延する時間が興なるように構成されている。
半導体装置の構成図である。第３図は機能ブロックを修
正する前の構成図で、第４図は修正後の機能ブロックの
回路図である。この実施例は遅延回路４，１０において
各々遅延する時間が興なるように構成されている。
この実施例は遅延回路４，１０において各々遅延する時
間が興なるように構成されているため、より確実な遅延
時間が、容易に設定できるという利点がある。
間が興なるように構成されているため、より確実な遅延
時間が、容易に設定できるという利点がある。
以上説明したように本発明のゲートアレイ半導体装置は
配線領域の下に予め余分な遅延回路を形成することによ
り、機能プロ、りの入力信号のレーシングによる回路誤
動作を起こした場合、機能ブロックの入力信号線に、そ
の入力信号の下に形成されている遅延回路を接続するこ
とにより所望の論理機能回路に修正することが短期間低
コストでできる効果がある。
配線領域の下に予め余分な遅延回路を形成することによ
り、機能プロ、りの入力信号のレーシングによる回路誤
動作を起こした場合、機能ブロックの入力信号線に、そ
の入力信号の下に形成されている遅延回路を接続するこ
とにより所望の論理機能回路に修正することが短期間低
コストでできる効果がある。
第１図は本発明のゲートアレイ半導体装置の修正前の構
成図、第２図は本発明の修正後の構成図、第３図は第２
の実施例の修正前の構成図、第４図は第２の実施例の修
正後の構成図、第５図は従来例の構成図である。 １・・・・・・ゲートアレイ内部セル領域、２・・・・
・・基本ブロック列領域、３・・・・・・配線領域、４
，１０・・・・・・遅延ブロック、５，５′・・・・・
・入力信号線（修正前）、８，８′・・・・・・入力信
号線（修正後）、６・・・・・・出力信号線、７・・・
・・・入力端子、９・・・・・・機能ブロック。
成図、第２図は本発明の修正後の構成図、第３図は第２
の実施例の修正前の構成図、第４図は第２の実施例の修
正後の構成図、第５図は従来例の構成図である。 １・・・・・・ゲートアレイ内部セル領域、２・・・・
・・基本ブロック列領域、３・・・・・・配線領域、４
，１０・・・・・・遅延ブロック、５，５′・・・・・
・入力信号線（修正前）、８，８′・・・・・・入力信
号線（修正後）、６・・・・・・出力信号線、７・・・
・・・入力端子、９・・・・・・機能ブロック。
Claims (1)
- セル領域と配線領域が分離している半導体ゲートアレイ
装置において、配線領域に予め余分な遅延回路を形成し
ていることを特徴とするゲートアレイ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34281389A JPH03203371A (ja) | 1989-12-29 | 1989-12-29 | ゲートアレイ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34281389A JPH03203371A (ja) | 1989-12-29 | 1989-12-29 | ゲートアレイ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03203371A true JPH03203371A (ja) | 1991-09-05 |
Family
ID=18356687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34281389A Pending JPH03203371A (ja) | 1989-12-29 | 1989-12-29 | ゲートアレイ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03203371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042991A (ja) * | 2005-08-05 | 2007-02-15 | Rohm Co Ltd | 半導体集積回路 |
-
1989
- 1989-12-29 JP JP34281389A patent/JPH03203371A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042991A (ja) * | 2005-08-05 | 2007-02-15 | Rohm Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03203371A (ja) | ゲートアレイ半導体装置 | |
| JPH02146770A (ja) | ゲートアレイ半導体装置 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JPH01108809A (ja) | ディレーライン | |
| JP2690615B2 (ja) | 論理回路 | |
| JPH1168049A (ja) | Ｍｏｓトランジスタ抵抗 | |
| JPH02114716A (ja) | 半導体集積回路 | |
| JP3265281B2 (ja) | 入出力位相調整機能を具備するｌｓｉ回路 | |
| JPH02109414A (ja) | 半導体集積回路 | |
| JPH02202113A (ja) | 出力回路 | |
| JPH0661833A (ja) | 半導体集積回路の入力回路 | |
| JPH05243930A (ja) | フラッシュ可能遅延線 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPS6313558Y2 (ja) | ||
| JPH1074892A (ja) | 電子部品 | |
| JPH02155267A (ja) | 半導体集積回路装置 | |
| JPS63250149A (ja) | 半導体装置 | |
| JPH05313784A (ja) | 半導体集積回路 | |
| JPS6298658A (ja) | 集積回路 | |
| JPH01219917A (ja) | クロック・スキュー調整回路 | |
| JPS6137718B2 (ja) | ||
| JPH0583090A (ja) | フリツプフロツプ回路 | |
| JPH05183056A (ja) | 半導体集積回路 |