JPH03207122A - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPH03207122A JPH03207122A JP2002168A JP216890A JPH03207122A JP H03207122 A JPH03207122 A JP H03207122A JP 2002168 A JP2002168 A JP 2002168A JP 216890 A JP216890 A JP 216890A JP H03207122 A JPH03207122 A JP H03207122A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- zero
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は２系統以上のクロック信号発生部を有し、その
いずれかに障害を生じても瞬断なくクロック信号を連続
的に出力するように構成した信号切換回路に関する。
いずれかに障害を生じても瞬断なくクロック信号を連続
的に出力するように構成した信号切換回路に関する。
（従来の技術）
各種のシステムにおいては、基準信号あるいはクロツク
信号が遮断されると、システム各部が動作を停止してし
まう関係上、基準信号やクロック信号を無瞬断で連続的
に発生することが要求される． このため、このようなシステムにおいては、通常複数の
信号発生源を有し、現用装置が停止或は障害により機能
しなくなったとき順次予備系統に切り替えるようにして
いる。例えばクロック信号発生源の切替手段としては、
従来、現用の正弦波発生源と現用の１７２程度の振幅を
持つ予備用の正弦波発生源とを具備し、且つこれらを加
算する加算型の信号切換回路を用いて現用として供給さ
れている正弦波が遮断されたとき、予備用として供給さ
れている正弦波に切り換えて基準信号やクロック信号を
無瞬断で連続的に出力するようにすることが多い． しかしながらこのような信号切換回路においては、現用
側の正弦波と予備側の正弦波とを加算して基準信号やク
ロック信号を生成しているので次に述べるような問題が
あった。
信号が遮断されると、システム各部が動作を停止してし
まう関係上、基準信号やクロック信号を無瞬断で連続的
に発生することが要求される． このため、このようなシステムにおいては、通常複数の
信号発生源を有し、現用装置が停止或は障害により機能
しなくなったとき順次予備系統に切り替えるようにして
いる。例えばクロック信号発生源の切替手段としては、
従来、現用の正弦波発生源と現用の１７２程度の振幅を
持つ予備用の正弦波発生源とを具備し、且つこれらを加
算する加算型の信号切換回路を用いて現用として供給さ
れている正弦波が遮断されたとき、予備用として供給さ
れている正弦波に切り換えて基準信号やクロック信号を
無瞬断で連続的に出力するようにすることが多い． しかしながらこのような信号切換回路においては、現用
側の正弦波と予備側の正弦波とを加算して基準信号やク
ロック信号を生成しているので次に述べるような問題が
あった。
まず、現用系の正弦波と，予備系の正弦波とが加算器に
入力されて加算されているため、現用系の正弦波と予備
系の正弦波とが異なる周波数になっているとき、両者の
ビート信号によって切換器の出力タイミングがずれてし
まうことがあった８ また、現用系の正弦波と、予備系の正弦波とが同じ周波
数である場合でも，予備系の正弦波に位相変化や振幅変
化があると、切換器の出力タイミングにジッタが生じる
という問題もあった。
入力されて加算されているため、現用系の正弦波と予備
系の正弦波とが異なる周波数になっているとき、両者の
ビート信号によって切換器の出力タイミングがずれてし
まうことがあった８ また、現用系の正弦波と、予備系の正弦波とが同じ周波
数である場合でも，予備系の正弦波に位相変化や振幅変
化があると、切換器の出力タイミングにジッタが生じる
という問題もあった。
（発明の目的）
本発明は上記の如き従来の欠点を除去するためになされ
たものであって，入力信号の遮断や機器の故障等によっ
て現用系または予備系の各入力信号のいずれかが消失し
た場合においても，瞬断なく、かつブライ才リテイ順に
入力信号に応じた基準信号やクロツク信号を出力するこ
とができるとともに、プライオリティの低い入力信号に
よる影響を受けないようにすることができ、これによっ
て基準信号やクロック信号を出力タイミングを安定させ
ることができる信号切換回路を提供することを目的とし
ている。
たものであって，入力信号の遮断や機器の故障等によっ
て現用系または予備系の各入力信号のいずれかが消失し
た場合においても，瞬断なく、かつブライ才リテイ順に
入力信号に応じた基準信号やクロツク信号を出力するこ
とができるとともに、プライオリティの低い入力信号に
よる影響を受けないようにすることができ、これによっ
て基準信号やクロック信号を出力タイミングを安定させ
ることができる信号切換回路を提供することを目的とし
ている。
（発明の概要）
上記の問題点を解決するために本発明による信号切換回
路においては、最上位にある矩形波信号の振幅値がそれ
よりプライオリティの低いクロック信号の振幅値を加算
した値より大きい矩形波信号を出力する複数の信号発生
回路と、これらの各信号発生回路から出力される各矩形
波信号を加算して重畳信号を生成する加算回路と、この
加算回路から出力される重畳信号のゼロクロス点を検知
してこのゼロクロス点と対応した出力タイミングで出力
信号を生成して出力するゼロクロス検出回路とを備えた
ことを特徴としている。
路においては、最上位にある矩形波信号の振幅値がそれ
よりプライオリティの低いクロック信号の振幅値を加算
した値より大きい矩形波信号を出力する複数の信号発生
回路と、これらの各信号発生回路から出力される各矩形
波信号を加算して重畳信号を生成する加算回路と、この
加算回路から出力される重畳信号のゼロクロス点を検知
してこのゼロクロス点と対応した出力タイミングで出力
信号を生成して出力するゼロクロス検出回路とを備えた
ことを特徴としている。
（実施例）
以下、本発明を図面示した実施例に基づいて詳細に説明
する。
する。
第１図は本発明の一実施例を示すブロック図である。
この図に示す信号切換回路は現用系のクロツク信号ＣＫ
Ｏを発生する現用クロック信号発生回路ｌと、第１予備
系のクロック信号ＣＫＩを発生する第ｌ予備系クロック
信号発生回路２と、第２予備系のクロック信号ＣＫ２を
発生する第２予備系クロツク信号発生回路３と、これら
現用クロック信号発生回路ｌの出力、第１予備系クロッ
ク信号発生回路２の出力、第２予備系クロック信号発生
回路３の出力を加算する広帯域電圧加算回路４と，この
広帯域電圧加算回路４から出力される重畳信号Ｓ１と基
準電圧（零電位）とを比較してクロック信号（あるいは
基準信号）ＣＫ３を出力するゼロクロス電圧比較回路５
とを備えている．次に、第２図ないし第４図を参照しな
がらこの実施例の動作を説明する． まず、現用系の正弦波と、第１予備系の正弦波と、第２
予備系の正弦波とが入力されると、現用系クロック信号
発生部ｌは第２図（ａ）に示す如く前記現用系正弦波の
ゼロクロス点に対応したタイミングで振幅Ａのクロツク
信号ＣＫＯを生成してこれを広帯域電圧加算回路４に供
給する。
Ｏを発生する現用クロック信号発生回路ｌと、第１予備
系のクロック信号ＣＫＩを発生する第ｌ予備系クロック
信号発生回路２と、第２予備系のクロック信号ＣＫ２を
発生する第２予備系クロツク信号発生回路３と、これら
現用クロック信号発生回路ｌの出力、第１予備系クロッ
ク信号発生回路２の出力、第２予備系クロック信号発生
回路３の出力を加算する広帯域電圧加算回路４と，この
広帯域電圧加算回路４から出力される重畳信号Ｓ１と基
準電圧（零電位）とを比較してクロック信号（あるいは
基準信号）ＣＫ３を出力するゼロクロス電圧比較回路５
とを備えている．次に、第２図ないし第４図を参照しな
がらこの実施例の動作を説明する． まず、現用系の正弦波と、第１予備系の正弦波と、第２
予備系の正弦波とが入力されると、現用系クロック信号
発生部ｌは第２図（ａ）に示す如く前記現用系正弦波の
ゼロクロス点に対応したタイミングで振幅Ａのクロツク
信号ＣＫＯを生成してこれを広帯域電圧加算回路４に供
給する。
またこの動作と並行して、第１予備系クロツク信号発生
回路２は第２図（．ｂ）に示す如く前記第１予備系正弦
波のゼロクロス点に対応したタイミングで振幅１／２Ａ
のクロック信号ＣＫＩを生成してこれを広帯域電圧加算
回路４に供給し、また第２予備系クロック信号発生回路
３は第２図（Ｃ）に示す如く前記第２予備系正弦波のゼ
ロクロス点に対応したタイミングで振幅１／４Ａのクロ
ック信号ＣＫ２を生成してこれを広帯域電圧加算回路４
に供給する 広帯域電圧加算回路４は前記現用系クロツク信号発生回
路ｌの出力と、第１予備系クロック信号発生回路２の出
力と、第２予備系クロック信号発生回路３の出力とを加
算して第３図（ａ）に示す重畳信号Ｓｌを生成してゼロ
クロス電圧比較回路５に供給する。
回路２は第２図（．ｂ）に示す如く前記第１予備系正弦
波のゼロクロス点に対応したタイミングで振幅１／２Ａ
のクロック信号ＣＫＩを生成してこれを広帯域電圧加算
回路４に供給し、また第２予備系クロック信号発生回路
３は第２図（Ｃ）に示す如く前記第２予備系正弦波のゼ
ロクロス点に対応したタイミングで振幅１／４Ａのクロ
ック信号ＣＫ２を生成してこれを広帯域電圧加算回路４
に供給する 広帯域電圧加算回路４は前記現用系クロツク信号発生回
路ｌの出力と、第１予備系クロック信号発生回路２の出
力と、第２予備系クロック信号発生回路３の出力とを加
算して第３図（ａ）に示す重畳信号Ｓｌを生成してゼロ
クロス電圧比較回路５に供給する。
七ロクロス電圧比較回路５は前記広帯域電圧加算回路４
から出力される重畳信号Ｓｌのゼロクロス点を検出して
第３図（ｂ）に示すクロック信号ＣＫ３を生成しこれを
装置各部に供給する．この場合，第１予備系クロツク信
号ＣＫＩの振幅と、第２予備系クロツク信号ＣＫ２の振
幅とを加算した振幅値より現用系クロツク信号ＣＫＯの
振幅値の方が常に大きいので、第１予備系のクロック信
号ＣＫＩや第２予備系のクロック信号ＣＫ２の有無にか
かわらず、現用系のクロック信号ＣＫＯのゼロクロス点
によって重畳信号Ｓｌのゼロクロス点が一義的に確定し
，これに対応してゼロクロス電圧比較回路５から出力さ
れるクロツク信号ＣＫ３の出力タイミングが一義的に決
まる。
から出力される重畳信号Ｓｌのゼロクロス点を検出して
第３図（ｂ）に示すクロック信号ＣＫ３を生成しこれを
装置各部に供給する．この場合，第１予備系クロツク信
号ＣＫＩの振幅と、第２予備系クロツク信号ＣＫ２の振
幅とを加算した振幅値より現用系クロツク信号ＣＫＯの
振幅値の方が常に大きいので、第１予備系のクロック信
号ＣＫＩや第２予備系のクロック信号ＣＫ２の有無にか
かわらず、現用系のクロック信号ＣＫＯのゼロクロス点
によって重畳信号Ｓｌのゼロクロス点が一義的に確定し
，これに対応してゼロクロス電圧比較回路５から出力さ
れるクロツク信号ＣＫ３の出力タイミングが一義的に決
まる。
またこの状態で、現用系の正弦波が入力されなくなれば
、現用系クロック信号発生回路ｌからクロック信号ＣＫ
Ｏが出力されなくなり、これに対応して広帯域電圧加算
回路４から第４図（ａ）に示す重畳信号Ｓｌが出力され
、ゼロクロス電圧比較回路５から第１予備系のクロック
信号ＣＫＩのゼロクロス点に対応した出力タイミングで
クロツク信号ＣＫ３が出力される。
、現用系クロック信号発生回路ｌからクロック信号ＣＫ
Ｏが出力されなくなり、これに対応して広帯域電圧加算
回路４から第４図（ａ）に示す重畳信号Ｓｌが出力され
、ゼロクロス電圧比較回路５から第１予備系のクロック
信号ＣＫＩのゼロクロス点に対応した出力タイミングで
クロツク信号ＣＫ３が出力される。
この場合にも、第２予備系クロック信号ＣＫ２の振幅値
より第１予備系クロック信号ＣＫＩの振幅値の方が常に
大きいので，第２予備系のクロツク信号ＧＫ２の有無に
かかわらず、第ｌ予備系のクロツク信号ＣＫＩのゼロク
ロス点によって重畳信号Ｓｌのゼロクロス点が一義的に
確定し、これに対応してゼロクロス電圧比較回路５から
出力されるクロック信号ＣＫ３の出力タイミングが一義
的に決まる。
より第１予備系クロック信号ＣＫＩの振幅値の方が常に
大きいので，第２予備系のクロツク信号ＧＫ２の有無に
かかわらず、第ｌ予備系のクロツク信号ＣＫＩのゼロク
ロス点によって重畳信号Ｓｌのゼロクロス点が一義的に
確定し、これに対応してゼロクロス電圧比較回路５から
出力されるクロック信号ＣＫ３の出力タイミングが一義
的に決まる。
このようにこの実施例においては、ブライオリティ順に
振幅を半減させた矩形波状のクロック信号ＣＫＯないし
クロック信号ＣＫ２を加算してそのゼロクロス点を検出
してクロツク信号ＣＫ３を生成するようにしたので，入
力信号の遮断や機器の故障等によって現用系または予備
系の各入力信号のいずれかが消失した場合においても，
瞬断なく、かつプライオリティ順に入力信号に応じたク
ロツク信号ＣＫ３を出力することができるとともに、プ
ライオリティの低い入力信号による影響を受けないよう
にすることができ、これによってクロック信号ＣＫ３を
出力タイミングを安定させることができる． また、上述した実施例においては、各クロック信号ＣＫ
Ｏ．ＣＫＩ．ＣＫ２の振幅を順次半減するようにしてい
るが、各クロック信号の振幅値がプライオリティが高い
程大きく，かつブライオリティ順に、最上位にあるクロ
ツク信号の振幅値がそれよりプライオリティが低いクロ
ック信号の振幅値を加算した値より大きくなるように設
定されていれば上述した実施例と同様な効果を得ること
ができる． 以上の考え方をまとめると次のようになる．即ち，今、
第１の信号源の振幅を■１、第２の信号源の振幅をＶ１
とし，以下、順次第ｎの信号源の電圧をＶｎとするとき
、各信号源の振幅を、■ｎ一冨 ＞ Ｖｎ となるように設定すると共に、これらを加算した信号の
ゼロクロス点に基づいてクロツク信号を導出することを
特徴としたものであり、この方法によれば、順次振幅値
の最大の信号にプライオリティを持たせることができる
から特殊な切替手段を用いることなく効果的に唯一のク
ロツク信号を瞬断なく導出することができる。
振幅を半減させた矩形波状のクロック信号ＣＫＯないし
クロック信号ＣＫ２を加算してそのゼロクロス点を検出
してクロツク信号ＣＫ３を生成するようにしたので，入
力信号の遮断や機器の故障等によって現用系または予備
系の各入力信号のいずれかが消失した場合においても，
瞬断なく、かつプライオリティ順に入力信号に応じたク
ロツク信号ＣＫ３を出力することができるとともに、プ
ライオリティの低い入力信号による影響を受けないよう
にすることができ、これによってクロック信号ＣＫ３を
出力タイミングを安定させることができる． また、上述した実施例においては、各クロック信号ＣＫ
Ｏ．ＣＫＩ．ＣＫ２の振幅を順次半減するようにしてい
るが、各クロック信号の振幅値がプライオリティが高い
程大きく，かつブライオリティ順に、最上位にあるクロ
ツク信号の振幅値がそれよりプライオリティが低いクロ
ック信号の振幅値を加算した値より大きくなるように設
定されていれば上述した実施例と同様な効果を得ること
ができる． 以上の考え方をまとめると次のようになる．即ち，今、
第１の信号源の振幅を■１、第２の信号源の振幅をＶ１
とし，以下、順次第ｎの信号源の電圧をＶｎとするとき
、各信号源の振幅を、■ｎ一冨 ＞ Ｖｎ となるように設定すると共に、これらを加算した信号の
ゼロクロス点に基づいてクロツク信号を導出することを
特徴としたものであり、この方法によれば、順次振幅値
の最大の信号にプライオリティを持たせることができる
から特殊な切替手段を用いることなく効果的に唯一のク
ロツク信号を瞬断なく導出することができる。
尚、最終的に得るクロツク信号の振幅は合成信号のゼロ
クロスに基づいて作出されるから振幅一定のものとなる
． （発明の効果） 以上説明したように本発明によれば、入力信号の遮断や
機器の故障等によって現用系または予備系の各入力信号
のいずれかが消失した場合においても、瞬断なく、かつ
プライオリティ順に入力信号に応じた基準信号やクロッ
ク信号を出力することができるとともに，プライオリテ
ィの低い入力信号による影響を受けないようにすること
ができ、これによって基準信号やクロック信号を出力タ
イミングを安定させることができる。
クロスに基づいて作出されるから振幅一定のものとなる
． （発明の効果） 以上説明したように本発明によれば、入力信号の遮断や
機器の故障等によって現用系または予備系の各入力信号
のいずれかが消失した場合においても、瞬断なく、かつ
プライオリティ順に入力信号に応じた基準信号やクロッ
ク信号を出力することができるとともに，プライオリテ
ィの低い入力信号による影響を受けないようにすること
ができ、これによって基準信号やクロック信号を出力タ
イミングを安定させることができる。
第１図は本発明による信号切換回路の一実施例を示すブ
ロック図，第２図（ａ＞（ｂ）（ｃ）は各々同実施例の
動作例を示す波形図、第３図（ａ）（ｂ）は各々同実施
例の動作例を示す波形図、第４図（ａ）（ｂ）は各々同
実施例の動作例を示す波形図である。 ｌ・・・信号発生回路（現用系クロツク信号発生回路）
．２−・・信号発生回路（第１予備系クロツク信号発生
回路）、３・・・信号発生回路（第２予備系クロツク信
号発生回路）．４−・・加算回路（広帯域電圧加算回路
）と．５−・ゼロクロス検出回路（ゼロクロス電圧比較
回路〉。
ロック図，第２図（ａ＞（ｂ）（ｃ）は各々同実施例の
動作例を示す波形図、第３図（ａ）（ｂ）は各々同実施
例の動作例を示す波形図、第４図（ａ）（ｂ）は各々同
実施例の動作例を示す波形図である。 ｌ・・・信号発生回路（現用系クロツク信号発生回路）
．２−・・信号発生回路（第１予備系クロツク信号発生
回路）、３・・・信号発生回路（第２予備系クロツク信
号発生回路）．４−・・加算回路（広帯域電圧加算回路
）と．５−・ゼロクロス検出回路（ゼロクロス電圧比較
回路〉。
Claims (1)
- （１）最上位にある矩形波信号の振幅値がそれよりプラ
イオリティの低いクロック信号の振幅値を加算した値よ
り大きい矩形波信号を出力する複数の信号発生回路と、 これらの各信号発生回路から出力される各矩形波信号を
加算して重畳信号を生成する加算回路と、 この加算回路から出力される重畳信号のゼロクロス点を
検知してこのゼロクロス点と対応した出力タイミングで
出力信号を生成するゼロクロス検出回路と、 を備えたことを特徴とする信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168A JP2885855B2 (ja) | 1990-01-09 | 1990-01-09 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168A JP2885855B2 (ja) | 1990-01-09 | 1990-01-09 | 信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03207122A true JPH03207122A (ja) | 1991-09-10 |
| JP2885855B2 JP2885855B2 (ja) | 1999-04-26 |
Family
ID=11521838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168A Expired - Lifetime JP2885855B2 (ja) | 1990-01-09 | 1990-01-09 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885855B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017208698A1 (ja) * | 2016-06-03 | 2017-12-07 | 富士電機株式会社 | 半導体装置 |
-
1990
- 1990-01-09 JP JP2002168A patent/JP2885855B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017208698A1 (ja) * | 2016-06-03 | 2017-12-07 | 富士電機株式会社 | 半導体装置 |
| US10284192B2 (en) | 2016-06-03 | 2019-05-07 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885855B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2057717C (en) | Parallel inverter system | |
| US7456695B2 (en) | Apparatus, method and computer program product for tracking information in an electric grid | |
| US6400258B1 (en) | Electric arc monitoring systems | |
| JPS63287371A (ja) | 相間リアクトル多重式ｐｗｎインバ−タ | |
| JP2004064515A (ja) | 周期性信号制御装置及び周波数検出装置 | |
| JP4068146B2 (ja) | 位相ノイズ軽減回路 | |
| JPH11127542A (ja) | インバータの単独運転検出方法およびその装置並びにパワーコンディショナ | |
| JPH03207122A (ja) | 信号切換回路 | |
| JPH033419A (ja) | 位相同期回路 | |
| JPH08205543A (ja) | インバータの並列運転装置 | |
| US5063577A (en) | High-speed bit synchronizer | |
| JPH04316234A (ja) | クロック切替回路 | |
| JP3232885B2 (ja) | 電力変換装置及び制御方法 | |
| JPH01161162A (ja) | 交流電源の電圧変動検出装置 | |
| JP2005172427A (ja) | 交流電圧低下検出装置 | |
| JPS622890Y2 (ja) | ||
| JP2003008354A (ja) | Ａｍ復調器 | |
| JPH04302016A (ja) | 基準信号発生回路 | |
| JPS6011544B2 (ja) | 同期信号検出回路 | |
| RU1815771C (ru) | Устройство обнаружени неисправности в трехфазной сети | |
| JPH0630489B2 (ja) | クロック信号瞬断防止回路 | |
| JPH03118726A (ja) | インバータの並列制御装置 | |
| JP3220206B2 (ja) | 位相制御回路 | |
| JP2783586B2 (ja) | 位相検出装置 | |
| JP2000020151A (ja) | Ｐｗｍ制御無効電力発生装置 |