JPH03209829A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 （４） 本発明は、集積回路チップを構成する回路素子相互の信
号伝達をチップ上に設けた配線で行なう集積回路装置に
係り、特に高い電気抵抗を有するチップ上の配線で高速
な信号伝播を可能とする集積回路装置に関するものであ
る。

〔従来の技術〕

最近の集積回路チップの高集積化、大面積化によるチッ
プ上に設ける配線長の増加に伴い、集積回路チップ内の
信号伝播遅延時間の増加が大きな課題となってきている
。

これは、集積回路チップを構成する回路素子間（内部論
理回路間）の信号伝送に用いられる送端終端方式による
信号伝播遅延時間が、配線長の２乗に比例するためであ
る。送端終端方式とは、信号配線の送端側に終端抵抗を
接続して配線を駆動するもので、高抵抗の配線において
も信号の電圧降下が生じないため、現在集積回路チップ
内の回路素子間信号伝送に広く用いられている。

送端終端方式に比べ高速な信号伝送方式としては、信号
配線の受端側に終端抵抗を接続するいわ（５） ゆる受端終端方式が存在する。この受端終端方式は、信
号伝播遅延時間が配線長に比例する有効な信号伝送方式
であるが、一方で、配線に常に一定電流が流れるため、
配線抵抗が大きい集積回路チップ内部の配線では、電圧
降下による信号レベルの低下を招き、論理動作が保証で
きなくなるという問題を有していた。

このような問題に対して、信号レベルが低下した場合に
おいても受端終端方式を有効に活用する方式として、ペ
ア配線による差動信号を用いた信号伝送方式が、特開昭
６０−１３４４４０号に示されている。この差動伝送方
式は、論理回路の否定および肯定の相補出力をペア配線
により伝送し、これを受端終端された差動回路により受
けることにより、実効的に信号振幅を２倍にし、受端終
端方式での信号振幅の低下を防ごうとするものである。

さらに、上記受端終端を用いた差動伝送方式に対して、
送端および受端におけるインピーダンス不整合により信
号反射が生じる問題を防ぐため、ペア配線の両端に終端
抵抗を設け、かつ終端抵抗（６） と配線端部との間に直列抵抗を挿入する手法が実開昭６
３−５２３２２号に示されている。

〔発明が解決しようとする課題〕

特開昭６０−１３４４４０号に示されている提案では、
受端終端時の終端抵抗値の選択方法については特に述べ
られていないが、通常、受端終端では、終端抵抗値を配
線の特性インピーダンス値に一致させた整合終端が用い
られている。このような整合終端を行なうのは、受端で
のインピーダンス不整合による反射ノイズの発生を防止
するためである。

しかし、集積回路チップ内部の配線の特性インピーダン
スは、通常２０〜３０Ω程度であるので、たとえ配線の
抵抗値が特性インピーダンスの２〜３倍あったとしても
、論理回路が供給すべき電流値は、送端終端の場合の数
倍となり、受端整合終端されたペア配線を駆動する論理
回路は、電流供給能力の大きい、すなわちトランジスタ
サイズの大きいものが必要となる。

従って、送端終端方式と差動受端終端方式を用いて、同
一の集積度のチップを作製しようとする（７） と、差動受端終端方式は伝送速度の点では有利であるが
、チップサイズ、消費電力等の点で不利となる。

このインピーダンス不整合の問題は、実開昭６３−５２
３２２号に示されている提案において、ペア配線に直列
抵抗を挿入することにより解決が図られている。しかし
、ペア配線自体が有する配線抵抗に加えて、配線両端の
直列抵抗が抵抗分として加わるので、ペア配線の受端に
伝達される信号電圧は、特開昭６０−１３４４４０号に
示されている提案に比べさらに小さな値となってしまう
。

一般に、集積回路チップ内部で論理信号を伝播するため
には、受端側の論理回路が受信した信号を正規の信号振
幅まで回復し、次段に送信する必要があるが、実開昭６
３−５２３２２号に示されている提案においては、この
ような信号振幅の低減に対する対策は示されていなかっ
た。

本発明の目的は、論理回路の大きさや消費電力の増加を
伴うことなく、また、受端側での微小振幅信号の回復が
可能な、信号伝播時間の小さい差（８） 動伝送回路を用いた集積回路装置を提供することにある
。

〔課題を解決するための手段〕

本発明では、第１に、差動伝送方式を用い、ペア線路の
各々を送端側で終端し、かつ受端側でペア線路間を抵抗
を用いて接続することを特徴とする 特に、ペア線路を駆動すべき論理回路として、エミッタ
フォロワがペア線路の送端側で終端されたＥＣＬ回路、
またはプッシュプル回路を用いること、また、ペア線路
の信号を受信する回路として、差動アンプと電流増幅回
路の間に電圧増幅回路を１段以上直列接続した高ゲイン
のアンプ回路を用いることにより、より効果的に目的を
達成することができる。

第２に、ペア線路の長さが２０ｍｍ以上の場合、ペア線
路を２分割以上し、各分割点に否定および肯定の両極が
入力および出力可能なバッファ回路を挿入することを特
徴とする。

第３に、集積回路基板上に設けられるｎ層目の（９） 信号配線層に存在するペア線路に対し、ｎ＋１層目また
はｎ−１層目の信号配線層では、該ペア線路と交差また
は平行して走る他の配線を配置禁止とすることを特徴と
する。

第４に、ｎ層目の信号配線層に存在するペア線路に対し
、ｎ＋１層目またはｎ−１層目に存在する配線と該ペア
配線との間の絶縁層を、差動伝送方式を用いない信号配
線層の絶縁層に比べて厚くすることを特徴とする。

さらに、以上の手段において、ペア線路間を受端側で接
続する抵抗の抵抗値がペア線路の配線抵抗と等しいかあ
るいはそれ以下とすることしこより、より効果的に目的
を達成することができる。

〔作用〕

従来の送端終端方式、従来の受端整合終端の差動伝送方
式、本発明で用いる差動伝送方式の３者の間で、論理回
路が供給すべき電流量の比較を行なう。

まず、送端終端方式を用いて信号伝送を行なった場合、
伝送線路にはほとんど電流は流れないの（１０） で、論理回路が供給すべき電流値工、は、送端側に接続
された終端抵抗の値Ｒ工によって決まる。

次に、差動伝送回路と受端整合終端を組み合わせた場合
では、全ての電流は伝送線路を介して受端側の終端抵抗
に流れるので、論理回路が供給すべき電流値■２　は、
伝送線路の配線抵抗と受端側の終端抵抗の和Ｒ２により
決まる。

さらに、本発明に示す差動伝送回路を用いた場合は、電
流は送端側に接続した終端抵抗と、伝送線路の両方に流
れるので、論理回路が供給すべき電流値工、は、両者の
並列抵抗Ｒ３により決まる。

ここで、上記の抵抗値Ｒ１，Ｒ２，Ｒ３は、Ｒユ＞Ｒ３
＞Ｒ２ の関係にあるので、３者の伝送方式で回路の出力電圧を
一定とする場合を考えると、論理回路が供給すべき電流
値は、 Ｉ−＞　Ｉ　ａ＞　Ｉ　ｘ となり、本発明で用いる差動伝送方式は従来の差動伝送
回路と受端整合終端を組み合わせた方式に比べ、回路電
流の点、すなわち回路の消費電力の（１１） 点で有利となる。

第２に、各伝送方式の配線部分の信号伝播遅延時間につ
いて示す。ここで、高抵抗の伝送線路の送端に一定電圧
を加え、受端を解放した場合の受端電圧波形および受端
を短絡した場合の受端電流波形を観測すると、受端電圧
波形の立ち上がり時間に比べ、受端電流波形の立ち上が
り時間が３から１０倍程度小さいことが、着流効果とし
て知られている。

従来の送端終端方式は、上記の例で受端を解放した場合
に相当し、受端波形の立ち上がり時間としては、最も不
利な場合を用いていることになる。

これに対して、従来の差動伝送と受端整合終端を組み合
わせた方式および本発明で用いる差動伝送方式は、上記
の例で受端解放と受端短絡の場合の中間の立ち上がり時
間を実現することができる。

立ち上がり時間を決定する要因は、従来の差動伝送と受
端終端を組み合わせた方式では終端抵抗値、本発明で用
いる差動伝送方式では、ペア線路間を受端側で接続する
抵抗の値であり、いずれも抵抗（１２） 値が小さいほど立ち上がり時間は小さくなる９以上の回
路電力と立ち上がり時間高速化の議論をまとめると、本
発明で用いる差動伝送方式は、従来の差動伝送と受端整
合終端を組み合わせた場合と同等の高速性をより小さな
回路電力で実現できることになる。

第３に、受端における信号振幅の回復について示す。上
記のように、受端側の抵抗値を低減し、信号の立ち上が
り時間の高速化を図ると、ペア配線の配線抵抗と受端側
の抵抗値により送端側の電圧が分圧された結果として生
ずる受端での信号振幅は著しく小さくなる。

ここで、送端および受端側の論理回路にＥＣＬ回路を用
いる場合を例に取ると、通常のＥＣＬ回路のゲインは４
〜５程度であるので、送端側の信号振幅の２０％以下に
受端側の信号振幅が低減してしまうと、受端側の論理回
路では信号振幅を送端側での値に回復することはできな
くなる。

これに対して、受端側の論理回路として、例えば、ＥＣ
Ｌ回路のカレントスイッチ部分とエミツ（工３） タフオロワ部分の間に電圧増幅回路を追加したものを用
いることにより、ゲインを２０程度に向上することが可
能となる。この回路により、受端側の信号振幅が送端側
の５％程度に減衰した場合でも、信号振幅の回復を図る
ことができる。

〔実施例〕

第１図は本発明の第１の実施例を示す平面図である。集
積回路チップ１４の素子領域は、複数の回路セル領域１
３に分割されており、各回路セル内には多数の論理回路
が形成されている。回路セル間で、例えば論理回路６と
７は、集積回路基板上に設けられるアルミ配線を用いた
ペア配線３ａ。

３ｂにより結線されている。本実施例では、論理回路６
，７として否定および肯定の相補出力が可能なＥＣＬ回
路を用いた。送端側Ｆ、ＣＬ回路６の相補出力は、それ
ぞれ抵抗５ａ、５ｂにより送端側で終端されている。こ
の相補出力は、それぞれペア線路３ａ、３ｂに接続され
ており、このペア線路３ａ、３ｂは、受端ＥＣＬ回路７
側で抵抗４により接続しである。抵抗４により接続した
ペアゝ　（１４） 配線は、受端側ＥＣＬ回路の相補入力に接続しである。

これらのＥＣＬ回路６，７、ペア線路３ａ。

３ｂ、抵抗４からなる集積回路は、集積回路チップ１４
内に複数存在し、任意の回路セル間の接続に使用されて
いる。さらに、従来の送端終端を用いた集積回路も集積
回路チップ１４内に存在し、セル間の接続に併用されて
いる。

ＥＣＬ回路６および７は、回路セル内に拡散工程により
形成したトランジスタや抵抗を、蒸着により形成したア
ルミ配線で結線することにより形成した。抵抗４につい
ても回路セル内に拡散工程で形成した。ＥＣＬ回路内の
抵抗および抵抗４については、ポリシリコンを用いるこ
とも可能である。また、ペア線路３ａ、３ｂはアルミの
蒸着工程により形成した。

以上の集積回路を用いて、配線長および特性インピーダ
ンスの異なる４種のペア線路について信号播遅延時間を
測定した結果を第８図に示す。評価は、配線の形状を２
種、配線の長さを２種の計（１５） ４種の配線についておこない、各配線において第１図に
示す伝送線路受端側の接続抵抗４の値を変化させた場合
の伝播遅延時間の値を測定した。それぞれの配線の特性
は、以下の通りである。

形状１ 特性インピーダンス 配線−接地間　２゜。＝６８Ω 配線−配線間　Ｚ。、＝３７Ω 配線抵抗　　　　Ｒ＝１２Ω／画 配線長（２種）　　ｎ　　＝１５＋＋ｙｎ、３０ｍｍ形
状２ 特性インピーダンス 配線−接地間　２゜ｃ＝３０Ω 配線−配線間　Ｚ。ｄ＝２５Ω 配線抵抗　　　　Ｒ＝１２Ω／ｍ 配線長（２種）　　ｉ　　＝１５ｍｎ、３０ｎｗｎただ
し、配線−接地間の特性インピーダンスとは、アルミ配
線とトランジスタや抵抗の形成された素子面との間の特
性インピーダンスを、配線配線間の特性インピーダンス
とは、隣接する２本（１６） の配線間の特性インピーダンスを示す。

第８図の横軸は、（ａ）に伝送線の入口の電圧振幅ｖｌ
と伝送線の出口の電圧振幅ｖＯとの比Ｖ。

／ｖｉを、（ｂ）に配線抵抗Ｒと配線長Ｑの積Ｒ１すな
わち配線の直流抵抗と受端側でペア配線を接続する抵抗
ＲＴとの比を、また（ｃ）に受端における電圧振幅Ｖｏ
を送端での振幅ｖｉまで回復するのに必要な回路のゲイ
ンを示した。縦軸には、伝送線の入口から出口までの伝
播遅延時間をｎｓ単位で示しである。

第８図より、Ｖ　ｏ　／　Ｖ　ｔＯ値を０．３以下、す
なわちＲに／ＲＴの値をおよそ１以上とすれば、最もデ
イレイの大きい形状２の配線長３０＋ｎｍの場合におい
ても、Ｒ１／ＲＴ＝Ｏすなわち送端終端方式のデイレイ
の場合のおよそ５０％以下に伝播遅延時間を低減するこ
とが可能となる。この場合、信号を受ける受端側論理回
路に要求されるゲインは３以上となる。また、Ｖ　ｏ　
／　Ｖ　ｔの値が小さくなると信号伝播遅延時間は最小
かつ一定の値となるが、これは誘電率ε、透磁率μの媒
質中の電磁波の最（１７） 高速度が１　人τ丁で制限されるためである。ここで、
受端側の論理口・路のゲインを２０以上とすれば、この
４Ｔｊ−により決定される伝播遅延時間に等しい高速な
伝送を実現することが可能となる。

また、従来の送端終端方式による信号伝送では、配線遅
延時間は配線長の２乗に比例するが、第８図においては
、Ｖ　ｏ　／　Ｖ　ｉの値を低減することにより、配線
遅延時間は配線長の２乗以下の値に比例するようになる
。さらにＶ　ｏ　／　Ｖ　ｔの値を低減し、４「７−に
ほぼ等しい遅延時間を実現できている領域では、遅延時
間は配線長に比例している。

なお、論理回路のゲインを高くするためには、例えば、
第３図に示すような差動アンプにエミッタフォロワ回路
を２段直列接続したアンプ回路を用いればよい。このア
ンプ回路については、第３の実施例の説明部分で詳しく
示す。

次に、送端側ＥＣＬ回路が供給すべき電流値を測定し、
従来の伝送方式と比較した結果について示す。

（１８） 第７図は、接地面に対する特性インピーダンスが３ｏ、
２Ω、配線間の特性インピーダンスが２５．４Ω、配線
抵抗が１２Ω／１、配線長が３０Ｉの配線３を、ＥＣＬ
回路５を用いて駆動する場合を例にとり、送端終端方式
、本発明による差動方式、受端整合終端を行なった差動
伝送方式の３種を示したものである。

まず第７図（ａ）に示すように、この配線系で送端終端
方式を用いて信号伝送を行なった場合、送端および受端
での信号振幅は約４９０ｍＶ、送端側のＥＣＬ回路５の
エミッタフォロワに流れる電流は、Ｈｉｇｈレベルで１
．３９ｍＡ　、　Ｌｏｗ　レベルで０．６８ｍＡであっ
た。

第７図（ｂ）に示すように、この配線系を本発明で用い
る差動伝送方式で駆動した場合は、送端での信号振幅を
、第７図（ａ）の送端終端方式と同等の４９０ｍＶとす
ると、送端側のＥＣＬ回路瑳のエミッタフォロワに流れ
る電流は、Ｈｉｇｈレベルで１．８６ｍＡ、Ｌｏｗ　レ
ベルでＱ、２１ｍＡとなった。この電流値は、Ｈｉｇｈ
側で送端終端方式の場（１９） 合の約１．３倍であり、エミッタフォロワ回路のトラン
ジスタサイズを変更しなくとも所望の論理動作を行なう
ことが可能であった。また、受端でとが可能であった。

これに対して、第７図（ｃ）に示すように、差動伝送回
路と受端整合終端とを組み合わせた場合では、送端での
信号振幅を、第７図（ａ）の送端終端方式の場合と同様
の４９０ｍＶとすると、エミッタフォロワ回路に流れる
電流は、Ｈｉｇｈレベルで２．４７　ｍＡ、　Ｌｏｗ　
レベルで１．２０ｍＡとなった。この値は、第７図（ａ
）の送端終端方式に比べて、Ｈｉｇｈレベル、Ｌｏｗレ
ベルとも約２倍の値となっており、トランジスタの大型
化が必要であった。また、受端での信号振幅は約３２ｍ
Ｖと、第７図（ｂ）の本発明に比べて減衰の度合が大き
く、駆動回路と同一の形式のＥＣＬ回路５′では正常な
動作が行えず、特別にゲインの高いレシーバ回路を必要
とした。

（２０） 第２図は、本発明の第２の実施例の要部を示す回路図で
ある。この実施例は、第１図に示した送端側のＥＣＬ回
路６を、プッシュプル回路に置き換えたもので、第２図
ではこのプッシュプル回路のみを示しである。以下、第
２図のプッシュプル回路の動作を示す。

第２図のプッシュプル回路は、入力電圧Ｖ　ｉ　ｎに対
して、ＯＲ出力を行なうＶ　ｏ　ｕ　ｔ　ｘとＮＯＲ出
力を行なうＶ　ｏｕｔ２の２つの出力端子を有しており
、相補出力が可能である。入力Ｖ　ｉ　ｎに対するＯＲ
出力Ｖｏｕｔ１を例に取り、回路動作を示す。今、入力
電圧Ｖ　ｉ　ｎのレベルがＬｏｗからＨｉｇｈに変化す
ると、抵抗Ｒ１，Ｒ２およびトランジスタＱ、、Ｑ、か
ら構成される電流切り替え回路により、ノードＡが高電
位、ノードＢが低電位となる。これにより、トランジス
タＱ２　のベースに電流が流れ、トランジスタＱ３　は
オン状態となる。トランジスタＱ３　がオンすると、ト
ランジスタＱ３のコレクタからエミッタを介して、抵抗
Ｒ３に電流が流れ、出力Ｖ　ｏ　ｕ　ｔ□には、入力Ｖ
　ｉ　ｎのＯＲ論理が出力される。

（２１） 二二までの動作は、通常のＥＣＬ回路と同様であり、ト
ランジスタＱ、が低抵抗状態であるので、出力■。ｕｔ
ｌに接続された負荷ＣＬは、電圧Ｖ　ｏ　ｕ　ｔ□によ
り急速に充電され、高速な動作が可能となる。

また、この状態ではノードＤに比ベノードＢが低電位と
なり、コンデンサＣが充電される。次に、入力Ｖ　＋　
ｎのレベルがＨｉｇｈからＬｏｗに変化した場合は、電
流切り替え回路の出力ノードＡは低電位となり、トラン
ジスタＱ３　はカットオフする。ここで、通常のＥＣＬ
回路では、Ｑ　４１　ＱＳＩ　ＱＳＩ　Ｒ４ｔＣが存在
しないため、出力Ｖ　ｏ　ｕ　ｔの立ち下がり時間は、
負荷の容量ＣＬと抵抗Ｒ３の時定数により決定されてし
まい高速動作が期待できない。これに対して、本実施例
では、ノードＢがノードＤより高電位となることにより
、コンデンサＣから放電された電荷がトランジスタＱ４
に流れ込む。この電荷によりトランジスタＱ４はオン状
態になり、負荷に蓄積された電荷を急速に引き抜くこと
ができる。これにより、信号立ち下がり時の高速動作が
実現できる。この時、トランジスタＱ、は、ト（２２） ランジスタＱ４のバイアス電圧を発生しており、また、
トランジスタＱ６　は、出力Ｖ　ｏｕｔ、のＬｏｗ　レ
ベルが下がりすぎて、トランジスタＱ４が飽和しないよ
うに、Ｌｏｗ　レベルをタランプしている。

ＮＯＲ側、すなわち■。ｕｔ２の出力も入力Ｖ　ｔ　ｎ
に対する電流切り替え回路の出力が、ＯＲ側に対して反
転出力となるだけで、基本的な動作は出力Ｖ　ｏ　ｕ　
ｔ□と同様である。

第９図（ｂ）は、第２図に示したプッシュプル回路を、
第７図（ｂ）の信号伝送方式における駆動回路に適用し
た本発明の一実施例の、受端での信号波形を示したもの
である。比較として８０５回路を用いた場合の波形を第
９図（、）に示す。

一般に、８０５回路は、信号の立ち上がり時間に比べて
立ち下がり時間が長いため、８０５回路の相補出力を差
動信号に適用すると、相補信号のクロス点は、否定およ
び肯定の各々の信号の５０％点とはならず、レベルの高
い方にずれてしまう。

従って、クロス点の時間と立ち上がり側の信号の５０％
点の時間を比較すると、時間でだけ遅れが（２３） 生じることになる。これに対して第２図のプッシュプル
回路を用いた場合では、８０５回路の立ち上がり時間に
ほぼ等しい切り替え時間が、立ち上がり側の信号、立ち
下がり側の信号とも得られるので、第９図（ａ）に示す
時間での遅れが生じることがなくなり、信号伝播時間を
短縮することができる。

第１図に示した送端側のＥＣＬ回路６の代わりに、この
第２図のプッシュプル回路を適用した場合では、ＥＣＬ
回路６を用いた場合に比べ、配線長１５＋ｎｍの場合で
６０〜Ｌｏｏｐｓ、配線長３０Ｉの場合で２００〜２５
Ｑｐｓの伝播遅延時間の短縮が可能であった。

第３図は、本発明の第３の実施例の要部を示す回路図で
ある。この実施例は、第１図に示した受端側のＥＣＬ回
路７を、差動アンプとエミッタフォロワ回路の間に電圧
増幅回路を直列接続した高ゲインアンプ回路に置き換え
たもので、第３図ではこの高ゲインアンプ回路のみを示
しである。以下、この高ゲインアンプ回路の動作を説明
する。

（２４） 高ゲインアンプ回路は、トランジスタＱ、、　Ｑ２、抵
抗Ｒ工、Ｒ２からなる電流切り替え回路の出力をトラン
ジスタＱ３　により電圧増幅し、この出力信号をトラン
ジスタＱ４を用いたエミッタフォロワ回路により電流増
幅するもので、通常のＥＣＬの回路ゲインが４〜５であ
るのに対して、約２５のゲインを確保することができる
。

この高ゲインアンプ回路をペア線路の受端に接続するこ
とにより、第８図（Ｑ）に示す受端側回路のゲインが約
２５の点の伝播遅延時間を実現することができ、第８図
に示した４種の配線でほぼ４Ｔ］−の伝播遅延に等しい
速度を実現することが可能となる。

以上、第１から第３の実施例として、集積回路装置内で
回路素子間の信号伝送を行なう論理回路として、８０５
回路（第１図）、プッシュプル回路（第２図）、あるい
は高ゲインアンプ回路（第３図）を使用した場合につい
て述べたが、これらの回路はそれぞれ単独に用いる必要
はなく、実現すべき集積回路装置の要求速度、許容信号
振幅な（２５） どに応じて、自由に３者を混在させて使用するのが好適
である。

第４図は、本発明の第４の実施例を示す平面図である。

ここで、第１図においては、配線長Ｑのペア線路３ａ、
８ｂを、本発明による差動伝送回路方式により信号伝送
を行なっているのに対して、第４図では、ペア線路を２
分割し、それぞれ長さΩ／２のペア線路３ｃ、３ｄと、
３ｅ、３ｆの間に中間バッファ８を設けている。

以下、ペア配線を複数に分割し、ペア配線の各分割点に
バッファ回路を設けた場合の伝播時間の短縮効果につい
て示す。第１０図は、横軸に配線長Ｑ、縦軸に配線を分
割せずに駆動した場合の伝播遅延時間を分母、Ω／２の
長さの配線を中間にバッファ回路を介して駆動した場合
の伝播遅延時間を分子とする、伝播遅延時間の比を示し
たものである。ただし、伝播遅延時間には配線の遅延時
間に加えて、送端側の論理回路と中間バッファの回路遅
延時間が含まれている。ここで、配線部分の伝播遅延時
間は配線長に対し２乗から１乗の範（２６） 囲で比例関係にあるので、２分割した配線の伝播遅延時
間の和は、分割しない配線の伝播遅延時間より小さくな
る。しかし、第１０図に示す遅延時間には中間バッファ
の回路遅延時間を含むので、中間にバッファを介して駆
動した場合の方が伝播遅延時間が小さくなるためには、
中間バッファによる回路遅延時間の増加より、配線遅延
時間の短縮効果の方が大きくなければならない。この条
件が成り立つ配線長の下限値を第１０図より求めると、
縦軸の数値が１．０以下となる配線長Ｑ；２０ｎｗｎを
得る。従って、配線長Ｑが２０ｍｍを越す配線では、バ
ッファ回路を介して配線を駆動した方が、長さＱのペア
配線をそのまま駆動するより伝播遅延時間が小さくなり
、有利であることがわかる。

本実施例では、中間バッファ８、送端側ＥＣＬ回路６お
よび受端側ＥＣＬ回路７は全て同一のＥＣＬ回路を用い
た。

第５図は、本発明の第５の実施例を示す平面図である。

本実施例において、集積回路チップ１４規７） は、複数の回路ブロック２１から構成されている。

また、各回路ブロック２１は複数の回路セル１３から構
成されている。この回路セルの内部に実際の論理回路２
３が存在する。

本実施例においては、回路ブロック２１の内部の論理回
路間では、第７図（ａ）に示した送端終端による信号伝
送を行い、回路ブロック２１間の論理回路間では、第１
図〜第３図あるいは第７図（ｂ）に示した本発明のペア
配線差動方式による信号伝送を用いている。このような
階層的な信号伝送を実現する集積回路を用いることによ
り、配線長が短く、従って配線遅延時間の小さい回路ブ
ロック２１内部では、第７図（ａ）に示した送端終端方
式を用いることにより配線の有効利用を行ない、長距離
の配線に信号を伝送する必要のある回路ブロック間の配
線では、高速な第７図（ｂ）に示したペア配線差動方式
を使用することができる。

また、回路ブロック間の配線についても、隣接する回路
ブロック間の配線など、配線長が短いも（２８） のに関しては、第７図（ｂ）のペア配線差動方式ではな
く、第７図（ａ）の送端終端方式を用いることにより、
さらに配線の有効利用を図ることができる。第７図（ａ
）の送端終端方式と第７図（ｂ）の差動伝送方式を使い
分ける場合の配線長の目安の一つとしては、回路ブロッ
ク２１の２辺長より短い場合は第７図（ａ）の送端終端
方式を、長い場合は第７図（ｂ）のペア配線差動伝送方
式％式％ 第６図は、本発明の第６の実施例を示す断面図であり、
集積回路チップ１４の内部（回路基板上）に形成された
多層の配線構造を示している。高速伝送用配線９と通常
伝送用配線１０はアルミニウム、層間絶縁膜１１，１２
は５ｉｎ２からなる。

本実施例では、高速な伝送配線を実現するため、高速信
号用配線９と通常伝送用配線１０との間の距離すなわち
高速伝送用層間絶縁膜１１の厚さを、通常伝送用配線間
の距離すなわち通常伝送用層間絶縁膜１２の厚さに比べ
て増加させることにより高速信号用配線９の特性インピ
ーダンスを増加しく２９） ている。

特性インピーダンスを大きくするためには、配線と接地
面間の距離を大きくすることが有効であり、この関係を
配線幅３μｍ、配線厚１μｍ、配線スペース２μｍのペ
ア配線について示したものが第１１図である。第１１図
より、配線と接地面間の距離が１〜５μｍ程度の範囲で
は、配線−接地面間の距離にほぼ比例して特性インピー
ダンスの値を増加することができることがわかる。

次に、配線の特性インピーダンスを変化させた場合に配
線遅延時間が低減できることに関しては、第８図に示す
ように、同一の配線長、同一のＲＴの場合、特性インピ
ーダンス２゜ｂが大きい方が伝播遅延時間が小さくなる
ことがわかる。

本実施例における配線の形状は、高速伝送用配線９、通
常伝送用配線１０とも、幅３μｍ、厚さ１μｍのものを
用いた。水平方向に隣接した配線間の距離は２μｍ、層
間絶縁膜の厚さは通常伝送用配線間で１．５μｍ、高速
伝送用配線９と通常λ 伝送用配線７０との間で４μｍである。

（３０） また、第６図に示す高速信号用配線９を第５図に示した
ペア配線３ａ、３ｂに、第６図に示した通常信号用配線
１０を第５図に示した通常配線２２に適用することによ
り、第５図に示した回路ブロック２１間を結ぶペア配線
３ａ、３ｂの遅延時間がさらに短縮することになり、集
積回路チップの性能向上に効果がある。

また、第６図に示す形状と同様の効果は、絶縁層１２の
厚さを全ての配線層１６〜２０の間で変えずに、高速で
伝送したい配線の上下を他の配線が通過することを禁止
することによっても実現することができる。この関係を
示したものが第１２図である。第１２図において、全て
の絶縁層１２は同一の厚さを有しており、また、高速伝
送用配線９の上下の配線層（点線部分）には他の配線が
存在しない。これに対し、通常伝送用配線１０の上下に
は他の配線が存在している。本構成を取ることにより、
高速信号用配線９の上下の絶縁層を、他の通常伝送用配
線１０に対して厚くすることが可能になり、第６図に示
したものと同様の効果に（３１） より信号伝播の高速化を図ることができる。さらに、本
構成では、任意の配線層に高速伝送用配線９と通常伝送
用配線１０を混在させることが可能になり、配線層設計
の自由度が高いという利点がある。

〔発明の効果〕

本発明によれば、論理回路の大きさや消費電力を増加さ
せることなく、信号伝播時間の小さな差動伝送回路を実
現することができるので、従来に比べ、高集積で高速な
集積回路装置を実現することができる。

【図面の簡単な説明】

第１−一本発明の第１の実施例を示す平面図、第２図は
、本発明の第２の実施例の要部を示す回路図、第３図は
、本発明の第３の実施例の要部を示す回路図、第４図は
、本発明の第４の実施例を示す平面図、第５図は、本発
明の第５の実施例を示す平面図、第６図は、本発明の第
６の実施例を示す概略図及びその断面図、第７図は、従
来例と本発明の比較を示す回路図、第８図は、伝播遅延
（３２） 時間の低減効果を示す図、第９図は、プッシュプル回路
の効果を示す図、第１０図は、バッファアンプの効果を
示す図、第１１図は、特性インピーダンスの増加を示す
図、第１２図は、他の絶縁層厚増加法による本発明の実
施例を示す概略図及びその断面図である。 ３・・・ペア線路、４・・・接続抵抗、５・・・送端側
終端抵抗、６・・・送端側ＥＣＬ回路、７・・・受端側
ＥＣＬ回路、８・・・中間バッファ、９・・・高速伝送
用配線、１０・・・通常伝送用配線、１１・・・高速伝
送用層間絶縁膜、１２・・・通常伝送用層間絶縁膜、１
３・・・回路セル、１４・・・集積回路チップ、１５・
・・素子面、２１・・・回路ブロック、２２・・・通常
配線、２３・・・通（３３） ′：！１７専 ５ 卑

Claims (1)

1. 【特許請求の範囲】 １、集積回路チップを構成する回路素子間の少なくとも
   一部を該チップ上に設けたペア配線を用いて差動信号伝
   送を行ない、該ペア配線による遅延時間が配線長の１乗
   より大きくかつ２乗より小さい数値に比例することを特
   徴とする集積回路装置。 ２、集積回路チップを構成する回路素子間の少なくとも
   一部を該チップ上に設けたペア配線を用いて差動信号伝
   送を行なう集積回路装置を構成し、該集積回路装置の消
   費電力が、送端終端による信号伝送を用いた集積回路装
   置より大きく、受端整合終端による差動信号伝送を用い
   た集積回路装置より小さいことを特徴とする集積回路装
   置。 ３、集積回路チップを構成する回路素子間を該チップ上
   に設けた配線を用いて信号伝送を行なうに際し、該集積
   回路チップを複数の領域に分割し、該領域内の回路素子
   間では単一配線を用いた信号伝送を行ない、該領域間の
   回路素子間の少なくとも一部でペア配線を用いた差動信
   号伝送を行なうことを特徴とする集積回路装置。 ４、上記領域間の回路素子間での信号伝送のうち、該領
   域間を結ぶ配線の長さが該領域の２辺長より短い場合は
   、該短い配線の少なくとも一部を単一配線を用いた信号
   伝送を行なうことを特徴とする請求項３記載の集積回路
   装置。 ５、集積回路チップを構成する回路素子間の少なくとも
   一部を該チップ上に設けたペア配線を用いて差動信号伝
   送を行い、該ペア配線上の任意の場所で該ペア配線を複
   数に分割し、各分割点にバッファ回路を挿入したことを
   特徴とする集積回路装置。 ６、上記ペア配線の長さが２０ｍｍ以上であることを特
   徴とする請求項５記載の集積回路装置。 ７、集積回路チップを構成する回路素子間の少なくとも
   一部を該チップ上に設けたペア配線を用いて差動信号伝
   送を行ない、該集積回路チップ上に設けたｎ層目の信号
   配線層に存在する該ペア配線に対し、ｎ＋１層目または
   ｎ−１層目に存在する配線で、かつ該ペア配線と交差す
   るあるいは該ペア配線と平行して走る配線が存在しない
   ことを特徴とする集積回路装置。 ８、集積回路チップを構成する回路素子間の少なくとも
   一部を該チップ上に設けたペア配線用いて差動信号伝送
   を行ない、該集積回路チップ上に設けたｎ層目の信号配
   線層に存在する該ペア配線に対し、ｎ＋１層目またはｎ
   −１層目に存在する配線と該ペア配線との間の絶縁層が
   、該差動信号伝送を用いない信号配線層の絶縁層に比べ
   て厚いことを特徴とする集積回路装置。 ９、上記集積回路チップに設けられ、上記ペア配線を駆
   動する論理回路が、該ペア配線の送端側でエミッタフォ
   ロワ回路を終端したＥＣＬ回路であることを特徴とする
   請求項１乃至８のいずれかに記載の集積回路装置。 １０、上記集積回路チップに設けられ、上記ペア配線を
   駆動する論理回路が、信号出力の立ち上がり時間と立ち
   下がり時間がほぼ等しいプッシュプル型の論理回路であ
   ることを特徴とする請求項１乃至８のいずれかに記載の
   集積回路装置。 １１、上記集積回路チップに設けられ、上記ペア配線の
   信号を受信する論理回路が、差動アンプと電流増幅回路
   の間に電圧増幅回路を１段以上直列接続した論理回路で
   あることを特徴とする請求項１乃至１０のいずれかに記
   載の集積回路装置。 １２、上記ペア配線を送端側で終端し、かつ受端側で該
   ペア配線間を抵抗を用いて接続することを特徴とする請
   求項１乃至１１のいずれかに記載の集積回路装置。 １３、上記ペア配線間を受端側で接続する抵抗の抵抗値
   が該ペア配線の配線抵抗と等しいかあるいはそれ以下で
   あることを特徴とする請求項１２記載の集積回路装置。