JPH0321056A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 半導体基板上に設けられる素子分離領域が、選択的に設
けられた不純物を含んだ第１の絶縁膜、前記第１の絶縁
膜の側壁にＲＩＥ　（反応性イオンエッチング）法によ
りセルファラインに設けられた不純物を含まない第２の
絶縁膜及び前記第１の絶縁膜直下部の前記半導体基板に
前記第１の絶縁膜に含まれる不純物の拡散により設けら
れた不純物チャネルストッパー領域とにより形成された
構造を有しているため、バーズビークの存在しない構造
に形成できることによる素子領域の微細化、ゲート酸化
膜耐圧の改善及びキャリア寿命の改善を、第１の絶縁膜
段差を側壁に形成する第２の絶縁膜で緩和できることに
よるステップカバレッジの良い配線体の形成を、ソース
ドレイン領域とチャネルストッパー領域を分離形成でき
ることによる接合容量の低減化及び接合耐圧の改善を、
素子分離領域形成用絶縁膜を素子特性を損なわずに厚く
できることによる配線容量の低減化を可能とした半導体
装置。

分離を実現できる手段が要望されている。

［産業上の利用分野］ 本発明はＭＩＳ及びバイボーラ型半導体装置に係り、特
に、バーズビークのない素子分離領域を有ずる高集積な
半導体集積回路の形成を可能とした半導体装置に関する
９ 従来、半導体集積回路の素子分離領域の形成は、窒化膜
を使用した選択酸化による、いわゆるロコス法によりお
こなわれてきたが、極めて集積度が上昇している今日、
ロコス法により必ず生してしまうストレスを誘引するバ
ーズ′ビークにより、素子形成領域の微細化が難しい、
薄膜化されたゲート酸化膜の耐圧が劣化する、エレクト
ロン又はホールの容易なトラップにより寿命が劣化する
等の問題が顕著になってきており、高集積化への妨げに
なりつつある。そこでバーズビークが存在せず、しかも
素子分離領域の段差を緩和し、さらにソースドレイン領
域と分離したチャネルストッパー領域をセルファライン
形成できる高集積な素子［従来の技術１ 第６図は従来の半導体装置の模式側断面図で、５１はｐ
−型シリコン（Ｓｉ）基板、５２はｐ型ウエル領域、５
３はｎ型ウエル領域、５４はｐ型チャネルストッパー領
域、５５はｎ型チャネルストッパー領域、５６はフィー
ルト酸化膜、５７はｎ十型ソースドレイン領域、５８は
ｐ十型ソースドレイン領域、５９はゲート酸化膜、６０
はゲート電極、６１はブロック用酸化膜、６２は燐珪酸
ガラス（ＰＳＧ）膜、６３はＡ１配線を示している。

同図においては、ｐ一型シリコン（Ｓｉ）基板５１に選
択的にｐ型ウエル領域５２及びｎ型ウエル領域５３が設
けられており、前記ｐ型ウエル領域５２にはＮチャネル
トランジスタが、前記ｎ型ウエル領域５３にはＰチャネ
ルトランジスタがそれぞれ選択的に形成されている。素
子分離領域はロコス法により形成されており、ストレス
を内在ずるバーズビークが存在している。ロコス法によ
れば、素子分離領域の段差をバーズビークにより緩和で
き、ステップ力バレッジの良い配線体を形成できるとい
う利点を持つが、一方、このバーズビークの存在により
、素子形成領域の微細化が難しい、薄膜化されたゲート
酸化膜の耐圧が劣化する、エレクトロン又はホールの容
易なトラップにより寿命が劣化する等の欠点がある。又
、ロコス法による素子分離では素子分離絶縁膜を容易に
は厚くできないため配線容量が大きくなること及びソー
ストレイン領域とチャネルストッパー領域を分離できな
いため接合容量が大きくなることから高速化に、同時に
接合耐圧を上昇させることができないことから高機能化
に不利であるという欠点もある。

［発明が解決しようとする問題点］ 本発明が解決しようとする問題点は、従来例に示される
ように、ロコス法によるバーズビークの存在により、素
子形成領域の微細化が難しかったこと、薄膜化されたゲ
ート酸化膜の耐圧が劣化すること、エレクトロン又はホ
ールの容易なトラツプにより寿命が劣化すること等の改
善ができなかった。さらにロコス法による素子分離では
素子分離絶縁膜を容易には厚くできないため配線容量が
大きくなること及びソースドレイン領域とチャネルスト
ッパー領域を分離できないため接合容量が大きくなるこ
とから高速化が、同時に接合耐圧を上昇させることがで
きないことから高機能化が達戒できなかったことてある
。

［問題点を解決するための手段］ 上記問題点は、半導体基板上に設けられた不純物を含ん
だ第１の絶縁膜、前記第１の絶縁膜の側壁に設けられた
不純物を含まない第２の絶縁膜及び前記第１の絶縁膜直
下部の前記半導体基板に設けられた不純物チャネルスト
ッパー領域により素子分離領域が形成されている本発明
の半導体装置によって解決される。

［作　用］ 即ち本発明の半導体装置においては、半導体基板」二に
設けられる素子分離領域が、選択的に設けられた不純物
を含んだ第１の絶縁膜、前記第工の絶縁膜の側壁にＲＩ
Ｅ法によりセルファラインに設けられた不純物を含まな
い第２の絶縁膜及び前記第１の絶縁膜直下部の前記半導
体基板に前記第１の絶縁膜に含まれる不純物の拡散によ
り設けられた不純物チャネルストッパー領域とにより形
成された構造を有している。したがって、素子分離領域
を選択酸化による、いわゆるロコス法を使用せずに形成
できるため、即ちストレスを内在させるバーズビークの
存在しない構造に形成できるため、微細な素子領域を形
成できることによる高集積化を、ゲート酸化膜の耐圧を
改善できることによる高性能化を、エレクトロン又はホ
ールがトラップされにくくなり、キャリア寿命が改善で
きることによる高信頼性を可能にすることができる９又
、第１の絶縁膜段差を側壁に形成する第２の絶縁膜で緩
和できることによるステップ力バレツジの良い配線体の
形成も可能にすることができる。

さらに、素子分離領域形成用絶縁膜の膜ベリをエッチン
グストッパー膜の形戊により、最少限に抑えることがで
きるため配線体の容量を減少させることができること及
びセルファライン形成したチャネルストッパー領域とソ
ースドレイン領域をセルファライン分離できるため接合
容量を減少させることができることによる高速化、接合
耐圧をあげることができることによる高機能化をも可能
にすることができる。即ち、極めて高性能、高信頼、高
速、高機能且つ高集積な半導体集積回路の形成を可能と
した半導体装置を得ることができる９［実施例］ 以下本発明を、図示実施例により具体的に説明する。第
１図は本発明の半導体装置における第１の実施例の模式
側断面図、第２図は本発明の半導体装置における第２の
実施例の模式側断面図、第３図は本発明の半導体装置に
おける第３の実施例の模式側断面図、第４図は本発明の
半導体装置における第４の実施例の模式側断面図、第５
図（ａ）〜（ｅ）は本発明の半導体装置における製造方
法の一実施例の工程断面図である。

全図を通じ同一対象物は同一符号で示す。

第１図はｐ型シリコン基板を用いた際の本発明の半導体
装置における第１の実施例の模式側断面図で、１は１０
　　ｃｍ　　程度のｐ−型シリコ７　（Ｓｉ　）ＪＪ板
、２は１０１７ｃｍ７３程度のｐ型チャネルストッパー
領域、３は１０　　ｃｍ　　程度のｎ十型ソースドレイ
ン領域、４は０．８／Ｊｍ程度の不純物を含む第１の絶
縁膜（ＢＳＧ）　、５は０．５／Ａｍ程度の不純物を含
まない第２の絶縁膜（側壁酸化膜〉、６は２０ｎｍ程度
のゲート酸化膜、７は３００　ｎｍ程度のゲート電極、
８は５０ｎｍ程度のブロック用酸化膜、９は０．８ｙｍ
程度の燐珪酸ガラス（ＰＳＧ）膜、１０は１，ｕｍ程度
のＡ１配線を示している。

同図においては、ｐ−型シリコン（Ｓｉ）基板１に選択
的に不純物を含む第１の絶縁膜４が設けられており、前
記第１の絶縁膜４の側壁にＲＩＥ法によりセルファライ
ンに不純物を含まない第２の絶縁膜５が設けられており
、前記第１の絶縁膜直下部の前記半導体基板には前記第
１の絶縁膜４に含まれる不純物の拡散によりチャネルス
トッパー領域２が設けられており、前記第１の絶縁膜４
、前記第２の絶縁膜５及び前記チャネルストッパー領域
２とにより素子分離領域が形成された構造をしており、
又、ｎ十型ソースドレイン領域３とチャネルストッパー
領域２とは分離されて形成されている。（ただしエッチ
ングストッパー膜は図示されていない。）したがって、
素子分離領域を選択酸化による、いわゆるロコス法を使
用せずに形成できるため、即ちストレスを内在させるバ
ーズビークの存在しない構造に形成できるため、微細な
素子領域を形成できることによる高集積化を、ゲート酸
化膜の耐圧を改善できることによる高性能化を、エレク
トロン又はホールがトラップされにくくなり、キャリア
寿命が改善できることによる高信頼性を可能にすること
ができる。又、第１の絶縁膜段差を側壁に形成する第２
の絶縁膜で緩和できることによるステップ力バレッジの
良い配線体の形成も可能にすることができる。さらに、
素子分離領域形成用絶縁膜の膜べりをエッチングストッ
パー膜の形成により、最少限に抑えることができるため
配線体の容量を減少させることかできること及びソース
ドレイン領域とチャネルス１ヘツパー領域をセルファラ
イン分離できるため接合容量を減少させることができる
ことによる高速化、接合耐圧を上昇させることができる
ことによる高機能化をも可能にすることができる。

第２図は本発明の半導体装置における第２の実施例の模
式側断面図で、１〜３、５〜１０は第１図と同じ物を、
４ａは不純物を含まない第１の絶縁膜（下地酸化膜）、
４ｂは不純物を含む第１の絶縁膜を示している。

同図においては、第１の絶縁膜が不純物を含まない絶縁
膜４ａと不純物を含む絶縁膜４ｂとの積層構造になって
いることを除き、第１図と同じ楕遣に形成されている。

第１図と同様の効果にくわえ、不純物を含まない絶縁ｇ
４ａを通して不純物を拡散するため、より浅いチャネル
ス１ヘツパー領域２か形成できるのでより高集積化が可
能である。

第３図は本発明の半導体装置における第３の実施例の模
式側断面図で、１〜３、５〜１０は第１−図と同し物を
、４ａは第２図と同し物を、４ｂｐはｐ型不純物を含む
第１の絶縁膜（ＢＳＧ）　、４ｂｎはｎ型不純物を含む
第１の絶縁膜（ｐｓＧ）　、１１はｐ型ウエル領域、１
２はｎ型ウエル領域、１３はｎ型チャネルス■・ツパー
領域、１４はｐ十型ソースドレイン領域を示している。

同図においては、Ｃ−ＭＯＳ型半導体装置を示しており
、ｐ−型シリコン（Ｓｉ）基板１に選択的にｐ型ウエル
領域１１，ｎ型ウエル領域１２が形成されている。ｐ型
ウエル領域１１上には下地酸化膜４ａに積層してｐ型不
純物を含む第１の絶縁Ｍ　（ＢＳＧ）４ｂｌ）か選択的
に設けられており、前記第１の絶縁膜（４ｂｐ，４ａ）
の側壁にＲＩＥ法によりセルファラインに不純物を含ま
ない第２の絶縁膜５が設けられており、前記第１の絶縁
膜（４ｂｐ，４ａ．）の直下部には前記第１−の絶縁ｐ
Ａ／Ｉｂｐに含まれる硼素が拡散してｐ型チャネルスト
ッパー領域２が設けられており、前記第１の絶縁膜（４
ｂｐ，　４ａ）、前記第２の絶縁膜５及び前記ｐ型チャ
ネルストッパー領域２とにより素子分離領域か形成され
、ｎ十型ソーストレイン領域３、ゲート酸化膜６、ゲー
ト電極７からなるＮチャネルトランジスタが形成されて
いる。一方、ｎ型ウエル領域１２上には下地酸化膜４ａ
に積層してｎ型不純物を含む第↓の絶縁膜（ｐｓＧ）４
ｂｎが選択的に設けられており、前記第１の絶縁膜（４
ｂｎ，　４ａ）の側壁にＲＩＥ法によりセルファライン
に不純物を゛含まない第２の絶縁膜５が設けられており
、前記第１の絶縁膜（４ｂｎ，４ａ）の直下部には前記
第１の絶縁膜４ｂｎに含まれる燐が拡散してｎ型チャネ
ルストッパー領域１３が設けられており、前記第１の絶
縁膜（４ｂｎ，４ａ）、前記第２の絶縁膜５及び前記ｎ
型チャネルストッパー領域１３とにより素子分離領域が
形成され、ｐ十型ソースドレイン領域１４、ゲート酸化
膜６、ゲート電極７からなるＰチャネル？ヘランジスタ
が形成されている，Ｃ−ＭＯＳ型半導体装置においても
、第１図及び第２図の効果を得ることができる。

第４図は本発明の半導体装置における第４の実施例の模
式側断面図で、１−〜３、５〜１０は第１図と同し物を
、／ｌｂｐ　、１１、１２、１４は第３図と同じ物を、
４ａｌは不純物を含まない第１の薄い絶縁膜（下地酸化
膜）　、４ａ２は不純物を含まない第１の厚い絶縁膜（
下地酸化膜〉を示している。

同図においては、Ｐチャネルトランジスタの素子分離領
域にもｐ型不純物を含む第１の絶縁膜（ＢＳＧ）４ｂｐ
が使用されていること、ｎ型チャネルストッパー領域１
３が設けられていないこと及びＮチャネルトランジスタ
側は薄い下地酸化膜４ａ１を、Ｐチャネルトランジスタ
側は厚い下地酸化膜４ａ２を形成していることを除き、
第３図と同じ構造を形成している９　（Ｎチャネルトラ
ンジスタ側は第３図と全く同し構造である。）この場合
は、Ｎチャネルトランジスタ側のｐ型チャネルストッパ
ー領域２はｐ型不純物を含む第１の絶縁Ｍ　（ＢＳＧ）
ｌｌｂｐから薄い下地酸化膜４ａ１を通して硼素を拡散
させて形成し、一方、Ｐチャネ・ルＩ〜ランジスタ側に
はｐ型不純物を含む第１．の絶縁膜（ＢＳＧ）４ｂｌ）
からの硼素の拡散を抑えるため厚い下地酸化膜４ａ２を
形成し、やや高濃度のｎ型ウエル領域１２によりｎ型チ
ャネルストッパーを兼ねている。即ち、第１の絶縁膜を
ｐ型不純物を含む絶縁膜（Ｂｓｃ）ａｂｐに統一するこ
とが可能で、製造プロセスの簡略化がはかれる。第３図
の効果ももちろん得ることができる９次いで本発明に係
る半導体装置の製遣方法の一実施例について第５図（ａ
）〜（ｅ）及び第１図を参照して説明する９ 第５図（ａ） 通常の技法を適用することにより、ｐ一型シリコン（Ｓ
ｉ）基板１に硼珪酸ガラス（ＢＳＧ）膜４及び窒化膜１
５を順次成長ずる。

第５図（ｂ） 次いで通常のフォトリソグラフィー技術を利用し、選択
的に前記窒化膜１５及び硼珪酸ガラス（ＢＳＧ）膜４を
順次エッチング除去し、素子分離領域の一部を形成する
第１の絶縁膜４、膜ベリ防止膜（窒化膜）１５を形成す
る。次いで素子分離領域の一部を構成する第２の絶縁膜
５を形成するために化学気相成長酸化膜５を戒長ずる。

第５図（ｃ） 次いで前記化学気相成長酸化膜５をＲＩＥ法により異方
性ドライエッチングし、第１の絶縁Ｍ４の側壁にセルフ
ァラインで第２の絶縁膜（側壁酸化膜）５を残し素子分
離領域を形成する９第５図（ｄ） 次いで膜へり防止Ｍ（窒化膜）１５をボイルした燐酸に
よりエッチング除去する。次いでゲート酸化膜６、多結
晶シリコン膜を順次成長させる９次いで通常のフォトリ
ソグラフィー技術を利用し、前記多結晶シリコン膜をパ
ターニングし、ゲート電極７を形成する。次いで高温熱
処理をおこない硼珪酸ガラス（ＢＳＧ）膜４から不純物
を拡散しｐ型チャネルストッパー領域２を形成する。

第５図（ｅ） 次いで通常のフォトリソグラフィー技術を利用し、レジ
スト（図示せず）、第１の絶縁膜４、第２の絶縁膜（側
壁酸化Ｍ）５及びゲート電極７をマスク層として、砒素
をイオン注入してｎ十型ソーストレイン領域３を選択的
に画定する。

第１図 次いで不要部のゲート酸化膜６をエッチング除去する。

次いてブロック用酸化膜８、燐珪酸ガラス（ＰＳＧ）膜
９を順次成長させる。次いでやや高温処理を施し所望の
深さを持つｎ十型ソースドレイン領域３を形成する９次
いて通常の技法を適用することにより電極コンタクト窓
の形成、ＡＩ配線１０の形成等をおこない半導体装置を
完成する。

上記製造方法においては、第１の絶縁膜」一に膜ベリ防
止膜（窒化膜）を設けているが、第１の絶縁膜の側壁に
第２の絶縁膜を形成する際、第１の絶縁膜が十分残され
るエッチングが可能であれば前記膜べり防止膜（窒化膜
〉は省略してもさしつかえない。又、膜ベリ防止膜（窒
化ｆＩＩｉ．）をそのまま残し素子分離領域形成用の第
１の絶縁膜の一部としてもよい。

以」二実施例に示したように、本発明の半導体装置によ
れば、素子分離領域を選択酸化による、いわゆるロコス
法を使用せずに形成できるため、即ちストレスを内在さ
せるバーズビークの存在しない構造に形成できるため、
微細な素子領域を形成できることによる高集積化を、ゲ
ート酸化膜の耐圧を改善できることによる高性能化を、
エレクトロン又はポールがトラップされにくくなり、キ
ャリア寿命が改善できることによる高信頼性を可能にす
ることができる。又、第１の絶縁膜段差を側壁に形成す
る第２の絶縁膜で緩和できることによるステップ力バレ
ッジの良い配線体の形成も可能にすることができる。さ
らに、素子分離領域形成用絶縁膜の膜ベリをエッチング
ストッパー膜の形成により、最少限に抑えることができ
るため配線体の容量を減少させることができること及び
ソースドレイン領域とチャネルストッパー領域をセルフ
ァライン分離できるため接合容量を減少させることがで
きることによる高速化、接合耐圧を上昇させることがで
きることによる高機能化をも可能にすることができる。

［発明の効果］ 以上説明のように本発明によれば、ＭＩＳ及びバイボー
ラ型半導体装置において、不純物を含む第１の絶縁膜、
前記第１の絶縁膜の側壁にセルファラインに設けられた
不純物を含まない第２の絶縁膜、及び前記第１の絶縁膜
の直下部に前記第１の絶縁膜に含まれる不純物の拡散に
より設けられたチャネルストッパー領域とにより素子分
離領域が形成されているため、バーズビークの存在しな
い構造に形成できることによる素子領域の微細化、ゲー
ト酸化膜耐圧の改善及びキャリア寿命の改善を、第１の
絶縁膜段差を側壁に形成する第２の絶縁膜で緩和できる
ことによるステップ力バレッジの良い配線体の形成を、
セルファライン形成したチャネルストッパー領域とソー
ストレ不ン領域を分離形成できることによる接合容量の
低減化及び接合耐圧の改善を、素子分離領域形成用絶縁
膜を素子特性を損なわずに厚くできることによる配線容
量の低減化を可能にすることができる。即ち、極めて高
性能、高信頼、高速、高機能且つ高集積な半導体集積回
路の形成を可能とした半導体装置を得ることができる９

【図面の簡単な説明】

第１図は本発明の半導体装置における第１の実施例の模
式側断面図、 第２図は本発明の半導体装置における第２の実施例の模
式側断面図、 第３図は本発明の半導体装置における第３の実施例の模
式側断面図、 第４図は本発明の半導体装置における第４の実施例の模
式側断面図、 第５図（ａ）〜（ｅ）は本発明の製造方法の一実施例の
工程断面図、 第６図は従来の半導体装置の模式側断面図である。 図において、 １はｐ−型シリコン（Ｓｉ）基板、 ２はｐ型チャネルストッパー領域、 ３はｎ十型ソーストレイン領域、 ４は不純物を含む第１の絶縁膜（ＢＳＧ）、４ａは不純
物を含まない第ｌの絶縁膜（下地酸化膜）、 ４ａｌは不純物を含まない第１の薄い絶縁膜（下地酸化
膜）、 ４ａ２は不純物を含まない第１の厚い絶縁膜（下地酸化
膜）、 ４ｂは不純物を含む第１の絶縁膜（ＢＳＧ）、４ｂｌ）
はｐ型不純物を含む第１の絶縁膜（ＢＳＧ）、４ｂｎは
ｎ型不純物を含む第１の絶縁膜（１）ＳＧ）、５は不純
物を含まない第２の絶縁膜（側壁酸化Ｍ）、 ６はゲート酸化膜、 ７はゲート電極、 ８はブロック用酸化膜、 ９は燐珪酸ガラス（ＰＳＧ）膜、 １０ほＡ１配線、 １１はｐ型ウエル領域、 １２はｎ型ウエル領域、 １３はｎ型チャネルストッパー領域、 １４はｐ十型ソーストレイン領域 １５はエッチングストッパー用窒化膜 を示す。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に設けられた不純物を含んだ第１の
   絶縁膜、前記第１の絶縁膜の側壁に設けられた不純物を
   含まない第２の絶縁膜及び前記第１の絶縁膜直下部の前
   記半導体基板に設けられた不純物チャネルストッパー領
   域により素子分離領域が形成されていることを特徴とす
   る半導体装置。
2. （２）前記第１の絶縁膜が不純物を含む膜と不純物を含
   まない膜との積層構造からなることを特徴とする特許請
   求の範囲第１項記載の半導体装置。
3. （３）前記不純物チャネルストッパー領域は前記第１の
   絶縁膜に含まれる不純物の拡散により設けられたことを
   特徴とする特許請求の範囲第１項記載の半導体装置。