JPH03212750A - メモリデータ保全性チェック方式 - Google Patents

メモリデータ保全性チェック方式

Info

Publication number
JPH03212750A
JPH03212750A JP2008751A JP875190A JPH03212750A JP H03212750 A JPH03212750 A JP H03212750A JP 2008751 A JP2008751 A JP 2008751A JP 875190 A JP875190 A JP 875190A JP H03212750 A JPH03212750 A JP H03212750A
Authority
JP
Japan
Prior art keywords
nop
instruction
diagnostic
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008751A
Other languages
English (en)
Inventor
Yoshiaki Sugiyama
良秋 杉山
Hiroyuki Eguchi
江口 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2008751A priority Critical patent/JPH03212750A/ja
Publication of JPH03212750A publication Critical patent/JPH03212750A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムに関し、特に命令領域とデー
タ領域とが分離しパリティチェックやECC(Erro
r  Correcting  C。
de)チェック等によりメモリ読出し時にデータ(命令
領域内の命令およびデータ領域内の狭義のデータ)の保
全性がチェック(確認)される情報処理システムにおけ
るメモリデータ保全性チェック方式に関する。
〔従来の技術〕
情報処理システムのメモリのデータの保全性を向上する
ためには、メモリ書込み時に任意のピント数のデータ毎
にパリティビットやECCピントを付加してデータと同
時に書き込み、メモリ続出し時にパリティチェックやE
CCチェックを行い、1ビツトまたは2ビツトのデータ
の誤りを検出する(ECCチェックの場合には、1ビツ
トのデータの修正も行う)手法が一般的に行われている
上記手法が用いられてメモリのデータの保全性の向上が
回られている場合には、以下に示すようなメモリデータ
保全性チェック方式が行われていた。
まず、情報処理システムの初期立上げ時に、メモリのデ
ータ領域の書込み/続出し試験が実行され、データ領域
のデータの保全性が確認されていた。
また、情報処理システムの立上げ後のデータ領域のデー
タの保全性の6i L’sに関しては、特別な診断プロ
セッサにより特定のデータ領域の書込み/続出し試験が
行われていた。
一方、メモリの命令領域については、情報処理システム
の立上げ後に、命令をデータ領域のデータとして読み出
してデータの保全性をチェックする方式が行われていた
〔発明が解決しようとする課題〕
上述した従来のメモリデータ保全性チェック方式では、
命令領域のデータ(命令)の保全性をチェックする際に
、命令をデータ領域のデータとして読み出すという煩雑
な処理を行わなければならないという欠点がある。
また、命令領域とデータ領域とが完全に独立しているメ
モリを有する情報処理システムにおいては、命令領域の
内容(命令)をデータとして読み出すことは不可能であ
るために、従来のメモリプタ保全性チェック方式では命
令領域のデータの保全性を命令実行時まで確認すること
ができないという欠点がある。
本発明の目的は、上述の点に鑑み、診断N0P(No 
 0Peration)命令によって命令(命令領域の
データ)を疑似的なNOP命令として実行して命令領域
のメモリ続出し試験を実行することにより、命令領域の
データの保全性を命令実行前に簡易に確認(チェック)
することができるメモリデータ保全性チェック方式を提
供することにある。
〔課題を解決するための手段〕
本発明のメモリデータ保全性チj−7り方式は、命令領
域とデータ領域とが分離しておりパリティチェックやE
CCチェック等のメモリ読出し時におけるデータのチェ
ックが行われるメモリとそのメモリを制御するマイクロ
プロセッサとを有する情報処理システムにおいて、診断
NOP設定指示によりセットされ診断NOP解除指示に
よりリセットされる診断NOPフラグと、診断NOP命
令の解読により診断NOP設定指示を発行して前記診断
NOPフラグをセットし前記診断NOPフラグのセット
に基づく診断NOP指示によりそれ以後の命令をNOP
命令として取り扱う命令解読回路内の診断NOP命令設
定手段と、この診断N。
P命令設定手段から発行される診断NOP設定指示に基
づいて診断NOP命令次アドレスを保持する診断NOP
アドレスレジスタと、診断NOP解除命令の解読により
診断NOP解除指示を発行し前記診断NOPフラグをリ
セットして前記診断NOPアドレスレジスタに保持され
ている診断NOP命令次アドレスレスを命令アドレスレ
ジスタに格納する命令解読回路内の診断NOP命令解除
手段とを有する。
〔作用〕
本発明のメモリデータ保全性チェック方式では、診断N
OPフラグが診断NOP設定指示によりセットされ診断
NOP解除指示によりリセットされ、命令解読回路内の
診断NOP命令設定手段が診断NOP命令の解読により
診断NOP設定指示を発行して診断NOPフラグをセッ
トし診断NOPフラグのセットに基づく診断NOP指示
によりそれ以後の命令をNOP命令として取り扱い、診
断NOPアドレスレジスタが診断NOP命令設定手段か
ら発行される診断NOP設定指示に基づいて診断NOP
命令次アドレスを保持し、命令解読回路内の診断NOP
命令解除手段が診断NOP解除命令の解読により診断N
OP解除指示を発行し診断NOPフラグをリセットして
診断NOPアドレスレジスタに保持されている診断NO
P命令次アドレスレスを命令アドレスレジスタに格納す
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明のメモリデータ保全性チェック方式の
一実施例の構成を示すブロック図である。
本実施例のメモリデータ保全性チェック方式は、マイク
ロプロセッサ10と、メモリ20と、命令アドレスバス
40と、命令データバス50と、エラーチェック回路1
30とを含んで構成されている。
マイクロプロセッサIOは、命令アドレスレジスタ30
と、命令レジスタ60と、命令解読回路70 (命令解
読回路70内には、従来技術に対して診断NOP命令設
定手段71および診断NOP命令解除手段72が新たに
付加されている)と、診断NOP設定指示信号線80と
、診断NOP解除指示信号線90と、診断NOPフラグ
100と、診断NOP指示信号線110と、診断NOP
アドレスレジスタ120とを含んで構成されている。
次に、このように構成された本実施例のメモリデータ保
全性チェック方式の動作について説明する。
マイクロプロセッサ10は、命令アドレスレジスタ30
にセットされている命令アドレスを命令アドレスバス4
0を介してメモリ20に送付し、メモリ20の命令領域
から命令を命令データノ\ス50を介して読み出す。
メモリ20内のデータ(命令を含む)には、データの保
全性を確保する目的で、パリティビットまたはECCビ
ットが付加されている。エラーチエ、り回路130は、
このパリティビア)またはECCビットによりパリティ
チェックまたはECCチェックを行い、エラーを検出す
るとエラー割込み処理を実行する。
命令データ50を介して読み出された命令は、マイクロ
プロセッサ10内の命令レジスタ60に格納される。
命令解読回路70は、命令レジスタ60の内容を解読し
、その解読に基づいて命令を実行する。
ここで、命令解読回路70内の診断NOP命令設定手段
71は、診断NOP命令を解読すると、以下に示すよう
な処理を行う。
まず、診断NOP設定指示信号vA80に診断NOP設
定指示を発行する。
この診断NOP設定指示の発行により、診断NOPフラ
グ100をセットするとともに、診断NOPアドレスレ
ジスタ120に「診断NOP命令のアドレス+1」のア
ドレス(ここでは、このアドレスを診断NOP命令次ア
ドレスという)を格納する。
さらに、診断NOP設定指示により診断NOPフラグ1
00がセットされると、そのセットに基づく診断NOP
指示信号NlA110を介した診断NOP指示により、
以後の命令(命令レジスタ60を介して命令解読回路7
0により解読される命令)を全てNOP命令として取り
扱うようにする。
これにより、診断NOP命令設定手段71による診断N
OP命令の解読以後は、メモリ20の命令領域内の命令
が1番地毎に読み出され、エラーチェック回路130に
よるパリティチェックまたはECCチェック(メモリ読
出し試験)が行われる。
このように読み出されていく命令の中に診断Nop解除
命令が存在すると、命令解読回路70内の診断NOP命
令解除手段72はその診断NOP解除命令を解読して以
下に示すような処理を行う。
まず、診断NOP解除指示信号線90に診断NOP解除
指示を発行する。
この診断NOP解除指示により、診断NOPフラグ10
0をリセットするとともに、診断NOPアドレスレジス
タ120の内容(診断NOP命令次アドレス)を命令ア
ドレスレジスタ30に格納し、診断NOP命令次アドレ
スからメモリ20の命令領域内の命令を再実行させる。
以上の動作で分かるように、あらかじめメモリ20の命
令領域内のプログラム(命令の集合)に対して、その先
頭番地に診断NOP命令を設定してその最終番地に診断
NOP解除命令を設定しておくことにより、メモリ20
の命令領域内のメモリ続出し試験が行われ(エラーチェ
ック回路130によるパリティチェックまたはECCチ
ェックが行われ)、プログラム(命令)実行前にメモリ
20の命令領域内のデータ(命令)の保全性を確認する
ことができる。
〔発明の効果〕
以上説明したように本発明は、診断NOP命令によって
命令を疑似的なNOP命令として実行し命令領域のメモ
リ読出し試験を実行することにより、命令領域のデータ
(命令の集合であるプログラム)の保全性をプログラム
実行前に簡易にf111認(チェック)することができ
、情報処理システムの信顛性を向上することができると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図であ
る。 図において、 10・・・マイクロプロセッサ、 20・・・メモリ、 30・・・命令アドレスレジスタ、 40・・・命令アドレスバス、 50・・・命令データバス、 60・・・命令レジスタ、 70・・・命令解読回路、 71・・・診断NOP命令設定手段、 72・・・診断NOP命令解除手段、 80・・・診断NOP設定指示信号線、90・・・診断
NOP解除指示信号線、100・・診断NOPフラグ、 110・・診断NOP指示信号線、 120・・診断NOPアドレスレジスタ、130・・エ
ラーチェック回路である。

Claims (1)

  1. 【特許請求の範囲】 命令領域とデータ領域とが分離しておりパリテイチェッ
    クやECCチェック等のメモリ読出し時におけるデータ
    のチェックが行われるメモリとそのメモリを制御するマ
    イクロプロセッサとを有する情報処理システムにおいて
    、 診断NOP設定指示によりセットされ診断NOP解除指
    示によりリセットされる診断NOPフラグと、 診断NOP命令の解読により診断NOP設定指示を発行
    して前記診断NOPフラグをセットし前記診断NOPフ
    ラグのセットに基づく診断NOP指示によりそれ以後の
    命令をNOP命令として取り扱う命令解読回路内の診断
    NOP命令設定手段と、 この診断NOP命令設定手段から発行される診断NOP
    設定指示に基づいて診断NOP命令次アドレスを保持す
    る診断NOPアドレスレジスタと、診断NOP解除命令
    の解読により診断NOP解除指示を発行し前記診断NO
    Pフラグをリセットして前記診断NOPアドレスレジス
    タに保持されている診断NOP命令次アドレスレスを命
    令アドレスレジスタに格納する命令解読回路内の診断N
    OP命令解除手段と を有することを特徴とするメモリデータ保全性チェック
    方式。
JP2008751A 1990-01-18 1990-01-18 メモリデータ保全性チェック方式 Pending JPH03212750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008751A JPH03212750A (ja) 1990-01-18 1990-01-18 メモリデータ保全性チェック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008751A JPH03212750A (ja) 1990-01-18 1990-01-18 メモリデータ保全性チェック方式

Publications (1)

Publication Number Publication Date
JPH03212750A true JPH03212750A (ja) 1991-09-18

Family

ID=11701633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008751A Pending JPH03212750A (ja) 1990-01-18 1990-01-18 メモリデータ保全性チェック方式

Country Status (1)

Country Link
JP (1) JPH03212750A (ja)

Similar Documents

Publication Publication Date Title
KR900002604B1 (ko) 제어기억장치를 갖는 정보처리장치내의 에러회복 장치 및 방법.
JP2006523868A (ja) プログラム制御されるユニットおよび方法
JPH03212750A (ja) メモリデータ保全性チェック方式
JPH01125633A (ja) マルチプロセッサシステムのデバッグ法
JPH0954694A (ja) パイプラインプロセッサおよびその処理方法
JPS60214043A (ja) パイプライン制御回路
JP3130798B2 (ja) バス転送装置
JPS61846A (ja) メモリ内容の正常性試験方法
JP2729126B2 (ja) デバッグ・システムのアドレス・トレース回路
JPH01140359A (ja) 主記憶装置
JPH0512004A (ja) 命令実行方式
JPS6246019B2 (ja)
JPS59218555A (ja) マイクロプログラム制御装置
JPH0444766B2 (ja)
JPS58103040A (ja) マイクロプログラム制御装置
JP2002150795A (ja) 半導体集積回路
JPS6123245A (ja) 擬似故障発生装置
JPS6159696A (ja) 制御メモリ修復方式
JPH03228140A (ja) マイクロプログラム制御装置
JPH04218849A (ja) 記憶装置
JPS6250929A (ja) 構成情報設定方式
JPS61210441A (ja) プログラムのバグ検出方法
JPS63228237A (ja) プログラムデバツグ方式
JPH04235646A (ja) 記憶装置および方法
JPH0293854A (ja) テストアンドセット方式