JPH03212975A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH03212975A JPH03212975A JP2008063A JP806390A JPH03212975A JP H03212975 A JPH03212975 A JP H03212975A JP 2008063 A JP2008063 A JP 2008063A JP 806390 A JP806390 A JP 806390A JP H03212975 A JPH03212975 A JP H03212975A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photoconductive layer
- image sensor
- receiving element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に明暗電流比（Ｓ／Ｎ比）を向上さ
せる受光素子を有するイメージセンサに関する。
ジセンサに係り、特に明暗電流比（Ｓ／Ｎ比）を向上さ
せる受光素子を有するイメージセンサに関する。
（従来の技術）
従来のイメージセンサとしては、受光素子の集合体で原
稿幅と同じ幅の受光素子アレイを有し、原稿と密着して
用いられる密着型イメージセンサがあった。
稿幅と同じ幅の受光素子アレイを有し、原稿と密着して
用いられる密着型イメージセンサがあった。
この密着型イメージセンサにおける受光素子の構成は、
光導電層として水素化アモルファスシリコン（ａ−３ｔ
：Ｈ）を用い、これを金属電極と透明電極とで挟んだサ
ンドイッチ構造のものであり、特に製造上困難であると
の理由から通常は透明電極側を共通電極とし、金属電極
を個別電極とする構成が採られていた。
光導電層として水素化アモルファスシリコン（ａ−３ｔ
：Ｈ）を用い、これを金属電極と透明電極とで挟んだサ
ンドイッチ構造のものであり、特に製造上困難であると
の理由から通常は透明電極側を共通電極とし、金属電極
を個別電極とする構成が採られていた。
ところで、上記のサンドイッチ構造の受光素子において
は、光導電層が個別化していないために隣接ビットでの
干渉が起こり、出力の均一化が図れず、良好なダイオー
ド特性を得ることができないとの問題点があった。
は、光導電層が個別化していないために隣接ビットでの
干渉が起こり、出力の均一化が図れず、良好なダイオー
ド特性を得ることができないとの問題点があった。
そこで、金属電極を共通電極とし、透明電極を個別電極
とし、各受光素子毎のばらつきを少なくするために、更
に光導電層をも個別化する受光素子の構成が考えられた
。このように、透明電極と同じ様に光導電層を個別化す
れば、光の回り込みによる漏れ電流が抑制され、イメー
ジセンサの解像度を向上される。
とし、各受光素子毎のばらつきを少なくするために、更
に光導電層をも個別化する受光素子の構成が考えられた
。このように、透明電極と同じ様に光導電層を個別化す
れば、光の回り込みによる漏れ電流が抑制され、イメー
ジセンサの解像度を向上される。
ここで、透明電極を共通電極とする受光素子の構成を第
４図を使って具体的に説明すると、ガラス等の絶縁性の
基板１上に、下部電極２として、帯状をなして一体に形
成されたクロム（Ｃｒ）層からなる金属電極と、各素子
毎に分割形成されたａ−３ｔ：Ｈ層からなる光導電層３
と、同様に分割形成された酸化インジウム・スズ（ＩＴ
Ｏ）層からなる上部電極４の透明電極が順次積層され、
受光素子全体を覆うようにポリイミド等の絶縁層７が形
成され、下部電極２の金属電極に一定の電位がかかるよ
うになっており、上部電極４の透明電極からはアルミニ
ウム（ＡＩ）等の配線５ａが絶縁層７のコンタクト用ｖ
ｉａホール８ａから導き出され、光電変換された電荷を
読み取るようになっている。
４図を使って具体的に説明すると、ガラス等の絶縁性の
基板１上に、下部電極２として、帯状をなして一体に形
成されたクロム（Ｃｒ）層からなる金属電極と、各素子
毎に分割形成されたａ−３ｔ：Ｈ層からなる光導電層３
と、同様に分割形成された酸化インジウム・スズ（ＩＴ
Ｏ）層からなる上部電極４の透明電極が順次積層され、
受光素子全体を覆うようにポリイミド等の絶縁層７が形
成され、下部電極２の金属電極に一定の電位がかかるよ
うになっており、上部電極４の透明電極からはアルミニ
ウム（ＡＩ）等の配線５ａが絶縁層７のコンタクト用ｖ
ｉａホール８ａから導き出され、光電変換された電荷を
読み取るようになっている。
次に、このイメージセンサの受光素子の製造方法につい
て説明すると、ガラス等の基板１上にスパッタリング法
により膜厚的１０００〜１５００へのクロム層を着膜し
、これを帯状にバターニングし、下部電極２となる共通
電極としての金属電極を形成する。そして、プラズマＣ
ＶＤ法により膜厚的１〜２μｍでａ−Ｓｔ：Ｈ層を堆積
する。
て説明すると、ガラス等の基板１上にスパッタリング法
により膜厚的１０００〜１５００へのクロム層を着膜し
、これを帯状にバターニングし、下部電極２となる共通
電極としての金属電極を形成する。そして、プラズマＣ
ＶＤ法により膜厚的１〜２μｍでａ−Ｓｔ：Ｈ層を堆積
する。
この時の堆積条件は、シラン（ＳｉＨ，）ガスを原料ガ
スとし、流量が２００〜５００ ｓｅｃ＋ａ、圧力が０
． ２〜０． ５Ｔｏｒｒ、基板温度が１５０〜２５０
℃、ＲＦパワーが８０〜１５０ ｍＷ／ｃｄ、時間が３
０〜６０分とする。次に、ＤＣマグネトロンスパッタ法
により膜厚的８０ＯＡでＩＴＯを成膜した後、レジスト
を塗布しフォトリソエツチング法によりパターニングし
、上部電極４となる個別電極としての透明電極を形成す
る。更にレジストパターンをそのままにし、これをマス
クとしてテトラフルオルメタン（ＣＦ、）と酸素（０２
）との混合ガスを用いて前記ａ−８ｉ：Ｈ層をエツチン
グし、個別に分割された光導電層３を形成する。
スとし、流量が２００〜５００ ｓｅｃ＋ａ、圧力が０
． ２〜０． ５Ｔｏｒｒ、基板温度が１５０〜２５０
℃、ＲＦパワーが８０〜１５０ ｍＷ／ｃｄ、時間が３
０〜６０分とする。次に、ＤＣマグネトロンスパッタ法
により膜厚的８０ＯＡでＩＴＯを成膜した後、レジスト
を塗布しフォトリソエツチング法によりパターニングし
、上部電極４となる個別電極としての透明電極を形成す
る。更にレジストパターンをそのままにし、これをマス
クとしてテトラフルオルメタン（ＣＦ、）と酸素（０２
）との混合ガスを用いて前記ａ−８ｉ：Ｈ層をエツチン
グし、個別に分割された光導電層３を形成する。
そして、レジストを剥離した後、大気中で３０分間２０
０℃でアニール処理を行う。そして受光素子全体にポリ
イミド等の絶縁層７を塗布し、ベクして、フォトリソエ
ツチングにて上部電極４から配線５ａを導き出すコンタ
クト用ｖｉａホール８ａを設け、更にアルミニウム（Ａ
Ｉ） ヲ着膜してフォトリソエツチングでバターニン
グして、配線５ａのパターンを形成する。このようにし
て、イメージセンサの受光素子が完成する（特開昭６３
−６７７７２号公報参照）。
０℃でアニール処理を行う。そして受光素子全体にポリ
イミド等の絶縁層７を塗布し、ベクして、フォトリソエ
ツチングにて上部電極４から配線５ａを導き出すコンタ
クト用ｖｉａホール８ａを設け、更にアルミニウム（Ａ
Ｉ） ヲ着膜してフォトリソエツチングでバターニン
グして、配線５ａのパターンを形成する。このようにし
て、イメージセンサの受光素子が完成する（特開昭６３
−６７７７２号公報参照）。
（発明が解決しようとする課題）
しかしながら、上記のようなイメージセンサの構成にお
いて、光導電層３をパターニングする際に、ドライエツ
チングが行われるため、個別化した光導電層３の特に側
面にドライエツチングによる汚染やダメージが起ったり
、またレジスト剥離時またはＩＴＯのウェット処理時に
汚染が起ったりする。つまり、ダメージとは、ドライエ
ツチング時に光導電層３の側面のａ−３ｉ：Ｈがプラズ
マ状態にさらされると、ａ−５ｉ：ＨのＨの結合が切ら
れてａ−Ｓｉとなる場合があり、バンド間の準位が不完
全なものになり、光を受光しなくても電荷を発生させて
しまい、光導電層３の側面の特性を悪化させ、電流がリ
ークし易い構造になってしまう。また、ドライエツチン
グまたはウェット処理による汚染により、ガスの残留物
やその他の不純物等が光導電層３の側面に付着して電流
のリーク経路が形成されて、リークし易い構造になる恐
れがある。その結果、受光素子における暗電流が上昇し
て良好な明暗電流比（Ｓ／Ｎ比）が得られないとの問題
点があった。
いて、光導電層３をパターニングする際に、ドライエツ
チングが行われるため、個別化した光導電層３の特に側
面にドライエツチングによる汚染やダメージが起ったり
、またレジスト剥離時またはＩＴＯのウェット処理時に
汚染が起ったりする。つまり、ダメージとは、ドライエ
ツチング時に光導電層３の側面のａ−３ｉ：Ｈがプラズ
マ状態にさらされると、ａ−５ｉ：ＨのＨの結合が切ら
れてａ−Ｓｉとなる場合があり、バンド間の準位が不完
全なものになり、光を受光しなくても電荷を発生させて
しまい、光導電層３の側面の特性を悪化させ、電流がリ
ークし易い構造になってしまう。また、ドライエツチン
グまたはウェット処理による汚染により、ガスの残留物
やその他の不純物等が光導電層３の側面に付着して電流
のリーク経路が形成されて、リークし易い構造になる恐
れがある。その結果、受光素子における暗電流が上昇し
て良好な明暗電流比（Ｓ／Ｎ比）が得られないとの問題
点があった。
本発明は上記実情に鑑みてなされたもので、イメージセ
ンサの受光素子において、光導電層の側面で起るリーク
電流成分を取り除き、良好な明暗電流比（Ｓ／Ｎ比）を
得ることができる受光素子を有するイメージセンサを提
供することを目的とする。
ンサの受光素子において、光導電層の側面で起るリーク
電流成分を取り除き、良好な明暗電流比（Ｓ／Ｎ比）を
得ることができる受光素子を有するイメージセンサを提
供することを目的とする。
（課題を解決するための手段）
上記従来例の問題点を解決するための本発明は、基板上
に形成された共通電極となる下部電極と、前記下部電極
上に画素毎に個別化した光導電層と、前記光導電層上に
前記各光導電層に対応する上部電極を順次積層した受光
素子を有するイメージセンサにおいて、前記各光導電層
の表面より小さい形状にて前記各上部電極を形成し、前
記各上部電極を取り囲むように前記各光導電層上にガー
ド電極を設けたことを特徴としている。
に形成された共通電極となる下部電極と、前記下部電極
上に画素毎に個別化した光導電層と、前記光導電層上に
前記各光導電層に対応する上部電極を順次積層した受光
素子を有するイメージセンサにおいて、前記各光導電層
の表面より小さい形状にて前記各上部電極を形成し、前
記各上部電極を取り囲むように前記各光導電層上にガー
ド電極を設けたことを特徴としている。
（作用）
本発明によれば、イメージセンサにおける受光素子の光
導電層を個別化したので、光導電層の側面にて製造工程
上起ったダメージや汚染により光導電層の側面で電流が
リークし易い構造となるが、上部電極を取り囲むように
光導電層の上にガード電極を設け、光導電層側面を流れ
るリーク電流をこのガード電極から逃がすようにしてい
るので、光導電層中を流れる純粋な電流成分と、光導電
層側面を流れるリーク電流を含む電流成分とを分けるこ
とができ、光導電層中において受光素子に光が照射した
際に発生する光電流のみを読み出すことができるので、
良好な明暗電流比（Ｓ／Ｎ比）を得ることができる。
導電層を個別化したので、光導電層の側面にて製造工程
上起ったダメージや汚染により光導電層の側面で電流が
リークし易い構造となるが、上部電極を取り囲むように
光導電層の上にガード電極を設け、光導電層側面を流れ
るリーク電流をこのガード電極から逃がすようにしてい
るので、光導電層中を流れる純粋な電流成分と、光導電
層側面を流れるリーク電流を含む電流成分とを分けるこ
とができ、光導電層中において受光素子に光が照射した
際に発生する光電流のみを読み出すことができるので、
良好な明暗電流比（Ｓ／Ｎ比）を得ることができる。
（実施例）
本発明の一実施例について図面を参照しながら説明する
。
。
第１図（ａ）は、本発明の一実施例に係るイメージセン
サの受光素子の平面説明図、第１図（ｂ）は、第１図（
ａＪのＡ−Ａ’部分の断面説明図である。また、第４図
と同様の構成をとる部分については同一の符号を使って
説明する。
サの受光素子の平面説明図、第１図（ｂ）は、第１図（
ａＪのＡ−Ａ’部分の断面説明図である。また、第４図
と同様の構成をとる部分については同一の符号を使って
説明する。
イメージセンサは、ガラス等の絶縁性の基板１上に並設
された複数個のサンドイッチ型の受光素子（フォトダイ
オード）からなる長尺状の受光素子アレイと、各受光素
子にそれぞれ接続された駆動回路から構成される。各受
光素子に発生した電荷は、時系列的に駆動回路にて画像
信号として出力される。
された複数個のサンドイッチ型の受光素子（フォトダイ
オード）からなる長尺状の受光素子アレイと、各受光素
子にそれぞれ接続された駆動回路から構成される。各受
光素子に発生した電荷は、時系列的に駆動回路にて画像
信号として出力される。
受光素子は、第１図（ａ）（ｂ）の平面説明図と断面説
明図に示すように、ガラス等の基板１上に共通電極とな
るクロム（Ｃｒ）等による金属電極の下部電極２と、水
素化アモルファスシリコン（ａ−３ｉ：Ｈ）から成る光
導電層３と、酸化インジウム・スズ（ＩＴＯ）から成る
透明電極の上部電極４とが順次積層するサンドイッチ型
を構成している。尚、ここでは金属電極の下部電極２は
主走査方向に帯状に形成され、下部電極２の上に光導電
層３が主走査方向に離散的に分割して形成され、同様に
上部電極４の透明電極も主走査方向に離散的に分割して
形成されることにより、光導電層３を金属電極の下部電
極２と透明電極の上部電極４とで挟んだ部分が各受光素
子を構成し、その集まりが受光素子アレイを形成してい
る。
明図に示すように、ガラス等の基板１上に共通電極とな
るクロム（Ｃｒ）等による金属電極の下部電極２と、水
素化アモルファスシリコン（ａ−３ｉ：Ｈ）から成る光
導電層３と、酸化インジウム・スズ（ＩＴＯ）から成る
透明電極の上部電極４とが順次積層するサンドイッチ型
を構成している。尚、ここでは金属電極の下部電極２は
主走査方向に帯状に形成され、下部電極２の上に光導電
層３が主走査方向に離散的に分割して形成され、同様に
上部電極４の透明電極も主走査方向に離散的に分割して
形成されることにより、光導電層３を金属電極の下部電
極２と透明電極の上部電極４とで挟んだ部分が各受光素
子を構成し、その集まりが受光素子アレイを形成してい
る。
特に、各個別化された上部電極４の透明電極は、各個別
化された光導電層３よりひとまわり小さく個別化された
光導電層３の周辺部分が露出するよう形成され、当該光
導電層３の周辺部分上部に上部電極４の透明電極と同じ
ＩＴＯで、透明電極を囲み、透明電極に接続しないよう
に間隔を置いてリング状でガード電極６が形成されてい
る。
化された光導電層３よりひとまわり小さく個別化された
光導電層３の周辺部分が露出するよう形成され、当該光
導電層３の周辺部分上部に上部電極４の透明電極と同じ
ＩＴＯで、透明電極を囲み、透明電極に接続しないよう
に間隔を置いてリング状でガード電極６が形成されてい
る。
また、受光素子全体を覆うように透明な絶縁層７が形成
され、上部電極４とガード電極６に配線５ａ、５ｂをそ
れぞれ接続するために当該絶縁層７にコンタクト用ｖｉ
ａホール８ａｓ ８ｂが設けられている。そして離散的
に分割形成された上部電極４の一端からはアルミニウム
（ＡＩ）等の配線５ａが引き出され、電荷転送部の薄膜
トランジスタに接続されている。そして、ガード電極６
の一端からもアルミニウム（ＡＩ）等の配線５ｂが引き
出され、接地されている。配線５ａと配線５ｂとは、例
えば絶縁層（図示せず）を介在させて多層配線構造とし
ている。また、受光素子において、水素化アモルファス
シリコンの代わりに、ＣｄＳｅ （カドミウムセレン）
等を光導電層とすることも可能である。
され、上部電極４とガード電極６に配線５ａ、５ｂをそ
れぞれ接続するために当該絶縁層７にコンタクト用ｖｉ
ａホール８ａｓ ８ｂが設けられている。そして離散的
に分割形成された上部電極４の一端からはアルミニウム
（ＡＩ）等の配線５ａが引き出され、電荷転送部の薄膜
トランジスタに接続されている。そして、ガード電極６
の一端からもアルミニウム（ＡＩ）等の配線５ｂが引き
出され、接地されている。配線５ａと配線５ｂとは、例
えば絶縁層（図示せず）を介在させて多層配線構造とし
ている。また、受光素子において、水素化アモルファス
シリコンの代わりに、ＣｄＳｅ （カドミウムセレン）
等を光導電層とすることも可能である。
次に、本発明に係る一実施例のイメージセンサの受光素
子の製造方法について説明する。
子の製造方法について説明する。
まず、ガラス等の基板１上に下部電極２となる金属電極
を形成するために、ＤＣマグネトロンスパッタ法により
Ｃｒを厚さ約１０００〜１５００人で着膜し、帯状にバ
ターニングする。尚、この金属としてはＣｒの他に、ニ
ッケルクロク（ＮｉＣ「）、タングステン（Ｗ）、タン
タル（Ｔａ）等であっても構わない。
を形成するために、ＤＣマグネトロンスパッタ法により
Ｃｒを厚さ約１０００〜１５００人で着膜し、帯状にバ
ターニングする。尚、この金属としてはＣｒの他に、ニ
ッケルクロク（ＮｉＣ「）、タングステン（Ｗ）、タン
タル（Ｔａ）等であっても構わない。
次に、光導電層３の半導体層ａ−５ｉ：Ｈをブラダ７Ｃ
ＶＤ （Ｐ−ＣＶＤ）法で膜厚的１〜２μｍで着膜する
。形成の条件は、ＳｉＨ，ガスを用い、流量２００〜５
００ｓｃｃｌｌ１１圧力０．２〜０゜５ Ｔｏｒｒ、基
板温度１５０〜２５０℃、ＲＦパワー８０〜１５０ ｍ
Ｗ／ｃｊ、着膜時間３０〜６０分である。
ＶＤ （Ｐ−ＣＶＤ）法で膜厚的１〜２μｍで着膜する
。形成の条件は、ＳｉＨ，ガスを用い、流量２００〜５
００ｓｃｃｌｌ１１圧力０．２〜０゜５ Ｔｏｒｒ、基
板温度１５０〜２５０℃、ＲＦパワー８０〜１５０ ｍ
Ｗ／ｃｊ、着膜時間３０〜６０分である。
次に、光導電層３の上に上部電極４の透明電極を形成す
るために、ＤＣマグネトロンスパッタ法により膜厚的８
０ＯＡでＩＴＯを着膜する。その後、レジストを塗布し
フォトリソエツチング法により露光、現像して第１図に
示すような形状にバターニングし、個別電極としての透
明電極の上部電極４を形成する。この時、上部電極４部
分を囲むように、ＩＴＯを用いてガード電極６の形状も
同時にバターニングによって形成する。
るために、ＤＣマグネトロンスパッタ法により膜厚的８
０ＯＡでＩＴＯを着膜する。その後、レジストを塗布し
フォトリソエツチング法により露光、現像して第１図に
示すような形状にバターニングし、個別電極としての透
明電極の上部電極４を形成する。この時、上部電極４部
分を囲むように、ＩＴＯを用いてガード電極６の形状も
同時にバターニングによって形成する。
更にレジストを塗布して、ＩＴＯのパターンを形成した
フォトリソマスクとは別のマスクを用い、テトラフルオ
ルメタン（ＣＦ、）と酸素（０２）との混合ガスを用い
て前記ａ−８ｉ：Ｈ層をドライエツチングし、個別に分
割された光導電層３を形成する。この場合、上記のガー
ド電極６の外側で光導電層３を個別化するようにする。
フォトリソマスクとは別のマスクを用い、テトラフルオ
ルメタン（ＣＦ、）と酸素（０２）との混合ガスを用い
て前記ａ−８ｉ：Ｈ層をドライエツチングし、個別に分
割された光導電層３を形成する。この場合、上記のガー
ド電極６の外側で光導電層３を個別化するようにする。
そして、レジストを剥離した後、大気中で３０分間２０
０℃でアニール処理を行う。
０℃でアニール処理を行う。
さらに、ポリイミド等の透明な絶縁層７を塗布し、ベー
クし、上部電極４およびガード電極６から配線５ｇ、５
ｂがそれぞれ引き出せるようコンタクト用ｖｉａホール
８ａ、８ｂを形成するためにフォトリソ工程でバターニ
ングを行い、配線５ａ、５ｂとなるアルミニウム（ＡＩ
）をＤＣマグネトロンスパッタ法により厚さ約１５００
０Ａ程度で着膜し、フォトリソエツチングで所望のパタ
ーンにバターニングする。これにより、イメージセンサ
の受光素子部分が完成する。
クし、上部電極４およびガード電極６から配線５ｇ、５
ｂがそれぞれ引き出せるようコンタクト用ｖｉａホール
８ａ、８ｂを形成するためにフォトリソ工程でバターニ
ングを行い、配線５ａ、５ｂとなるアルミニウム（ＡＩ
）をＤＣマグネトロンスパッタ法により厚さ約１５００
０Ａ程度で着膜し、フォトリソエツチングで所望のパタ
ーンにバターニングする。これにより、イメージセンサ
の受光素子部分が完成する。
上部電極４から導き出された各配線５ａは、例えば駆動
用ＩＣ（図示せず）に接続され、光電変換された電荷を
読み出すようになっている。また、ガード電極６から導
き出された各配線５ｂは、グランド線に接続されている
。共通電極の下部電極２にバイアス電圧を印加し、上部
電極４とカード電極６は同電位となるようにするために
、配線５ａと５ｂの電位は０にしておく。
用ＩＣ（図示せず）に接続され、光電変換された電荷を
読み出すようになっている。また、ガード電極６から導
き出された各配線５ｂは、グランド線に接続されている
。共通電極の下部電極２にバイアス電圧を印加し、上部
電極４とカード電極６は同電位となるようにするために
、配線５ａと５ｂの電位は０にしておく。
本実施例のイメージセンサによれば、イメージセンサの
受光素子を製造する際に光導電層３のａ−３ｉ：Ｈのド
ライエツチング時に光導電層３の側面で起るダメージや
汚染、またレジスト剥離やＩＴＯのウェット処理時に起
る汚染によって光導電層３の側面がリークし易い状態と
なり、この光導電層３側面を経由して流れるリーク電流
が上部電極４の個別電極のまわりに形成したガード電極
６に流れ、更にこのガード電極６から配線５ｂを経由し
て逃がすようにしているので、リーク電流成分と光導電
層３の内部を流れる純粋な電流成分を別々にすることが
でき、光導電層３内部に発生した充電流成分のみを読み
出すことが可能であるため、良好な明暗電流比（Ｓ／Ｎ
比）を得ることができ、イメージセンサの感度を向上さ
せることができる効果がある。
受光素子を製造する際に光導電層３のａ−３ｉ：Ｈのド
ライエツチング時に光導電層３の側面で起るダメージや
汚染、またレジスト剥離やＩＴＯのウェット処理時に起
る汚染によって光導電層３の側面がリークし易い状態と
なり、この光導電層３側面を経由して流れるリーク電流
が上部電極４の個別電極のまわりに形成したガード電極
６に流れ、更にこのガード電極６から配線５ｂを経由し
て逃がすようにしているので、リーク電流成分と光導電
層３の内部を流れる純粋な電流成分を別々にすることが
でき、光導電層３内部に発生した充電流成分のみを読み
出すことが可能であるため、良好な明暗電流比（Ｓ／Ｎ
比）を得ることができ、イメージセンサの感度を向上さ
せることができる効果がある。
また、ガード電極は、上部電極４の個別電極を囲むもの
であればよいので、′Ｍ２図に示すように主走査方向に
対称でない形状であっても構わない。
であればよいので、′Ｍ２図に示すように主走査方向に
対称でない形状であっても構わない。
さらに、上部電極４の個別電極からの配線５ａとガード
電極６からの配線５ｂとを多層配線構造とせずに製造の
簡略化のために、第３図に示すように、配線５ａを導く
方向と配線５ｂを導く方向を反対にすることが考えられ
る。
電極６からの配線５ｂとを多層配線構造とせずに製造の
簡略化のために、第３図に示すように、配線５ａを導く
方向と配線５ｂを導く方向を反対にすることが考えられ
る。
また、本実施例においては、下部電極２を金属電極とし
、上部電極４を透明電極としたが、ガラス等の基板１の
裏面から光を受光する構成のものであれば、下部電極２
を透明電極とし、上部電極４およびガード電極６をクロ
ム（Ｃ「）等の金属で形成しても同様の効果が得られる
。
、上部電極４を透明電極としたが、ガラス等の基板１の
裏面から光を受光する構成のものであれば、下部電極２
を透明電極とし、上部電極４およびガード電極６をクロ
ム（Ｃ「）等の金属で形成しても同様の効果が得られる
。
（発明の効果）
本発明によれば、イメージセンサにおける受光素子の光
導電層を個別化したために、光導電層の側面にて製造工
程上起ったダメージや汚染により光導電層の側面で電流
がリークし易い構造となるが、上部電極を取り囲むよう
に光導電層の上にガード電極を設け、光導電層側面を流
れるリーク電流をこのガード電極から逃がすようにして
いるので、光導電層中を流れる純粋な電流成分と、光導
電層側面を流れるリーク電流を含む電流成分とを分ける
ことができ、光導電層中に発生する光電流のみを読み出
すことができるので、良好な明暗電流比（Ｓ／Ｎ比）を
得ることができ、イメージセンサの感度を向上させるこ
とができる効果がある。
導電層を個別化したために、光導電層の側面にて製造工
程上起ったダメージや汚染により光導電層の側面で電流
がリークし易い構造となるが、上部電極を取り囲むよう
に光導電層の上にガード電極を設け、光導電層側面を流
れるリーク電流をこのガード電極から逃がすようにして
いるので、光導電層中を流れる純粋な電流成分と、光導
電層側面を流れるリーク電流を含む電流成分とを分ける
ことができ、光導電層中に発生する光電流のみを読み出
すことができるので、良好な明暗電流比（Ｓ／Ｎ比）を
得ることができ、イメージセンサの感度を向上させるこ
とができる効果がある。
第１図（ａ）は本発明の一実施例に係るイメージセンサ
の受光素子の平面説明図、第１図（ｂ）は第１図（ａ）
のＡ−Ａ’部分の断面説明図、第２図は本発明の別の実
施例の受光素子の平面説明図、第３図は本発明の別の実
施例の受光素子の平面説明図、第４図（ａ）は従来のイ
メージセンサの受光素子の平面説明図、第４図（ｂ）は
第４図（ａ）のＢ−Ｂ’細部分断面説明図である。 １・・・・・・・・・基板 ２・・・・・・・・・下部電極 ３・・・・・・・・・光導電層 ４・・・・・・・・・上部電極 ５・・・・・・・・・配線 ６・・・・・・・・・ガード電極 ７・・・・・・・・・絶縁層 ８・・・・・・・・・コンタクト用Ｖ ａホール 第 図 第２図
の受光素子の平面説明図、第１図（ｂ）は第１図（ａ）
のＡ−Ａ’部分の断面説明図、第２図は本発明の別の実
施例の受光素子の平面説明図、第３図は本発明の別の実
施例の受光素子の平面説明図、第４図（ａ）は従来のイ
メージセンサの受光素子の平面説明図、第４図（ｂ）は
第４図（ａ）のＢ−Ｂ’細部分断面説明図である。 １・・・・・・・・・基板 ２・・・・・・・・・下部電極 ３・・・・・・・・・光導電層 ４・・・・・・・・・上部電極 ５・・・・・・・・・配線 ６・・・・・・・・・ガード電極 ７・・・・・・・・・絶縁層 ８・・・・・・・・・コンタクト用Ｖ ａホール 第 図 第２図
Claims (1)
- 【特許請求の範囲】 基板上に形成された共通電極となる下部電極と、前記下
部電極上に画素毎に個別化した光導電層と、前記光導電
層上に前記各光導電層に対応する上部電極を順次積層し
た受光素子を有するイメージセンサにおいて、 前記各光導電層の表面より小さい形状にて前記各上部電
極を形成し、前記各上部電極を取り囲むように前記各光
導電層上にガード電極を設けたことを特徴とするイメー
ジセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008063A JPH03212975A (ja) | 1990-01-17 | 1990-01-17 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008063A JPH03212975A (ja) | 1990-01-17 | 1990-01-17 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03212975A true JPH03212975A (ja) | 1991-09-18 |
Family
ID=11682888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008063A Pending JPH03212975A (ja) | 1990-01-17 | 1990-01-17 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03212975A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352921A (en) * | 1991-03-18 | 1994-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and image sensor |
| JP2001053327A (ja) * | 1999-06-11 | 2001-02-23 | Koninkl Philips Electronics Nv | センサ |
| JP2002118790A (ja) * | 2000-08-03 | 2002-04-19 | General Electric Co <Ge> | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 |
| JPWO2023153262A1 (ja) * | 2022-02-09 | 2023-08-17 |
-
1990
- 1990-01-17 JP JP2008063A patent/JPH03212975A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352921A (en) * | 1991-03-18 | 1994-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and image sensor |
| JP2001053327A (ja) * | 1999-06-11 | 2001-02-23 | Koninkl Philips Electronics Nv | センサ |
| JP2002118790A (ja) * | 2000-08-03 | 2002-04-19 | General Electric Co <Ge> | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 |
| JPWO2023153262A1 (ja) * | 2022-02-09 | 2023-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5435608A (en) | Radiation imager with common passivation dielectric for gate electrode and photosensor | |
| KR100630880B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| US5306648A (en) | Method of making photoelectric conversion device | |
| JPH04321273A (ja) | イメージセンサ | |
| JPH0734467B2 (ja) | イメージセンサ製造方法 | |
| JPH0442934A (ja) | 多層配線構造 | |
| JPH0423470A (ja) | イメージセンサ | |
| US6214684B1 (en) | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator | |
| US6465286B2 (en) | Method of fabricating an imager array | |
| JP2000156522A (ja) | 光電変換装置 | |
| JPH04154165A (ja) | 半導体装置 | |
| JPH03276957A (ja) | イメージセンサ及びその駆動方法 | |
| JP3964017B2 (ja) | 放射撮像装置用のコンタクト・パッド | |
| US6784434B2 (en) | Imaging array and method for manufacturing same | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| JPH03212975A (ja) | イメージセンサ | |
| US4808833A (en) | Image sensors using a photo-sensing element array and matrix wires methods of manufacturing same | |
| JP3814568B2 (ja) | 光電変換装置及びそれを用いたｘ線検出装置 | |
| JP2836246B2 (ja) | 薄膜トランジスタ及び多層配線の製造方法 | |
| JPH03295275A (ja) | 薄膜スイッチング素子アレイ | |
| CN101131966B (zh) | 像素结构的制作方法 | |
| JPH04154168A (ja) | イメージセンサの製造方法 | |
| KR100720086B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH0775256B2 (ja) | イメージセンサの製造方法 |