JPH03217125A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH03217125A JPH03217125A JP2013259A JP1325990A JPH03217125A JP H03217125 A JPH03217125 A JP H03217125A JP 2013259 A JP2013259 A JP 2013259A JP 1325990 A JP1325990 A JP 1325990A JP H03217125 A JPH03217125 A JP H03217125A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- oscillation
- oscillation circuit
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 72
- 238000010586 diagram Methods 0.000 description 8
- 230000010365 information processing Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、発振回路に関する。
［発明の概要］
本発明は発振回路において、基準周波数発振回路から発
生される発振出力信号またはそれを分周した出力信号と
、電圧制御発振回路のフリ一ラン発振出力信号を分周し
た出力信号とを位相比較し、基準周波数の実数倍の周波
数で、電圧制御発振回路の７リーラン発振出力信号を安
定化させることを可能とし、複数の異なる周波数の発振
出力を得ることを可能としたものである。
生される発振出力信号またはそれを分周した出力信号と
、電圧制御発振回路のフリ一ラン発振出力信号を分周し
た出力信号とを位相比較し、基準周波数の実数倍の周波
数で、電圧制御発振回路の７リーラン発振出力信号を安
定化させることを可能とし、複数の異なる周波数の発振
出力を得ることを可能としたものである。
［従来の技術コ
従来、発振回路を有する電子機器では、必要とする周波
数そのものを出力する発振回路、または必要とする周波
数の整数倍で発振する発振回路と分周回路を用いて、そ
れぞれ必要な基準周波数出力信号を実現していた。
数そのものを出力する発振回路、または必要とする周波
数の整数倍で発振する発振回路と分周回路を用いて、そ
れぞれ必要な基準周波数出力信号を実現していた。
第２図は、従来の情報処理装置における例で、２０１，
２１０〜２１！Ｉは発振回路で、２０１が３２ＭＨｚ，
２１ ０が２４ＭＨＺ，１．８４３２ＭＨＺ，２１２が
２５．１７５ＭＨｚ，２１３が２８．３２２ＭＨｚであ
る。２０２はＭＰＵであり２０３はメモリ一部、２０４
はフロッピーディスクドライブ制御部、２０５はシリア
ル通信制御部、２０６は表示信号制御部、２０８はキー
ボード制御部であり、必要な基準周波数は８ＭＨＺであ
るので、２０７０分周回路によって２０１の３２ＭＨｚ
の発振出力信号を１／４分周することによクて８ＭＨｚ
を得ている。２０６の表示信号制御部は、６４０ドット
と７２０ドットの２種類のＣＲＴを制御するために、２
種類の基準周波数を必要としている。２０９は、システ
ムバスである。
２１０〜２１！Ｉは発振回路で、２０１が３２ＭＨｚ，
２１ ０が２４ＭＨＺ，１．８４３２ＭＨＺ，２１２が
２５．１７５ＭＨｚ，２１３が２８．３２２ＭＨｚであ
る。２０２はＭＰＵであり２０３はメモリ一部、２０４
はフロッピーディスクドライブ制御部、２０５はシリア
ル通信制御部、２０６は表示信号制御部、２０８はキー
ボード制御部であり、必要な基準周波数は８ＭＨＺであ
るので、２０７０分周回路によって２０１の３２ＭＨｚ
の発振出力信号を１／４分周することによクて８ＭＨｚ
を得ている。２０６の表示信号制御部は、６４０ドット
と７２０ドットの２種類のＣＲＴを制御するために、２
種類の基準周波数を必要としている。２０９は、システ
ムバスである。
［発明が解決しようとする課題コ
これまで、１つの発振出力信号から派生できる周波数は
、分周回路による基準周波数の整数分の１または、位相
固定ループを利用した基準周波数の整数倍の周波数だけ
であった。そのため、第２図に示す例のように、必要と
なる基準周波数のほとんどが、独自の発振回路を必要と
しており、結果として部品点数が多《、発振ｕ路の占め
るプリント配線板上の占有面積が太き《、電子機器のコ
ストダウン及び小型化に大きな障害となっていた［課題
を解決するための手段］ そこで、本発明の発振回路は、請求項１記載のように、
１つの基準周波数発振回路とそれに続《零個以上の分周
回路、および位相固定ループ回路とそのフィードバック
ルーグ内に分周回路を有することを特徴とする。
、分周回路による基準周波数の整数分の１または、位相
固定ループを利用した基準周波数の整数倍の周波数だけ
であった。そのため、第２図に示す例のように、必要と
なる基準周波数のほとんどが、独自の発振回路を必要と
しており、結果として部品点数が多《、発振ｕ路の占め
るプリント配線板上の占有面積が太き《、電子機器のコ
ストダウン及び小型化に大きな障害となっていた［課題
を解決するための手段］ そこで、本発明の発振回路は、請求項１記載のように、
１つの基準周波数発振回路とそれに続《零個以上の分周
回路、および位相固定ループ回路とそのフィードバック
ルーグ内に分周回路を有することを特徴とする。
また、請求項２記載のように、１つの基準周波数発振回
路と、複数の分周回路および位相固定ノヒーグ回路を有
し、複数の興なる周波数の出力端子を持つことを特徴と
する。
路と、複数の分周回路および位相固定ノヒーグ回路を有
し、複数の興なる周波数の出力端子を持つことを特徴と
する。
また、詰求項６記載のように、第１図における１０２と
１０７の分周回路の分周率を可変とすることを特徴とす
る。
１０７の分周回路の分周率を可変とすることを特徴とす
る。
［作用］
第１図のように構成された発振回路において、１０２の
分周回路の分周率を１／７７１，１０７の分周回路の分
周率を１／ｎとし、１０１の基準周波数を／ｓ、１０６
の出力周波数をＩＯとすると、出力周波数ｆｏは次式で
表わされる。
分周回路の分周率を１／７７１，１０７の分周回路の分
周率を１／ｎとし、１０１の基準周波数を／ｓ、１０６
の出力周波数をＩＯとすると、出力周波数ｆｏは次式で
表わされる。
ｆｏ” ｆ８
ｍ
詣および夷は、正の整数であるから、得られる出力周波
数ｆ。は、基準周波数ｆ６の正の実数倍となる。
数ｆ。は、基準周波数ｆ６の正の実数倍となる。
［実施例］
第１図は、本発明の請求項１における概念図である。１
０１は基準周波数発振回路である。分周回路１０２によ
って、基準周波数ｆ８はｆ８ ／ ｍに分周される。電
圧制御発振回路１０５によクて得られる発振出力信号は
、１０７０分周回路によって１／３に分周され、周波数
がｆ。／ｒＬ となる。位相比較回路１０３は、前記の
２つの発振出力の位相を比較し、その結果が１０４のロ
ーパスフィルターを通して、１０５の電圧制御発振回路
にフィードバックされる。これにより、１０６０発振出
力端子には、基準周波数のｒＬ／ｍ倍の安定した発振出
力が得られる。
０１は基準周波数発振回路である。分周回路１０２によ
って、基準周波数ｆ８はｆ８ ／ ｍに分周される。電
圧制御発振回路１０５によクて得られる発振出力信号は
、１０７０分周回路によって１／３に分周され、周波数
がｆ。／ｒＬ となる。位相比較回路１０３は、前記の
２つの発振出力の位相を比較し、その結果が１０４のロ
ーパスフィルターを通して、１０５の電圧制御発振回路
にフィードバックされる。これにより、１０６０発振出
力端子には、基準周波数のｒＬ／ｍ倍の安定した発振出
力が得られる。
第３図は、本発明の請求項１における実施例で基準周波
数発振回路１０１の発振周波数ｆ８を２５．１７５ＭＨ
ｚとし、分周回路１０２の分周率を，ｌｚ ／ ｅとす
る。又、１０５の電圧制御発振回路のフリーラン発振周
波数ｆ。を２８．３２２ＭＨＺとし、１０７の分周回路
の分周率を１／９とすることにより、１０６のに２８．
３２２ＭＨｚの発振出力が得られ、１０８の出力端子か
ら得られる基準周波数２．５．１７５ＭＨｚと合わせて
用いることにより、従来例第２図における表示信号制御
回路に必要な発振周波数を同時に得ることができる。
数発振回路１０１の発振周波数ｆ８を２５．１７５ＭＨ
ｚとし、分周回路１０２の分周率を，ｌｚ ／ ｅとす
る。又、１０５の電圧制御発振回路のフリーラン発振周
波数ｆ。を２８．３２２ＭＨＺとし、１０７の分周回路
の分周率を１／９とすることにより、１０６のに２８．
３２２ＭＨｚの発振出力が得られ、１０８の出力端子か
ら得られる基準周波数２．５．１７５ＭＨｚと合わせて
用いることにより、従来例第２図における表示信号制御
回路に必要な発振周波数を同時に得ることができる。
第４図は、本発明の請求項２Ｋ関する実施例で基準周波
数発振回路１０１の発振周波数／ｓを、５ １． ４
６ ９ Ｍ Ｈ ｚとし、分周回路１０２の分周率を１
／１０とする。そして、一つ目の位相固定ループ内の電
圧制御発振回路１０５の７リーラン発振周波数ｆ。を２
８．３２２．ＭＨｚ とし、分周回路１０７の分周率を
１／９とする。又、２つ目の位相固定ループ内の電圧制
御発振回路１０５αの７リーラン発振周波数ｆ。を２５
．１７５ＭＨｚとし、分周回路１０７αの分周率を１／
８としておくと、出力端子１０６には２８．！１２２Ｍ
ＨＺ，１ ０６αには２５．１７５ＭＨｚの安定した周
波数が得られる。更に、基本周波数発振回路１０１の次
段に、分周率１／４の分周回路１０２ａを設けることに
より、出力端子１０９には７、９ＭＨＺの発振周波数が
得られる。
数発振回路１０１の発振周波数／ｓを、５ １． ４
６ ９ Ｍ Ｈ ｚとし、分周回路１０２の分周率を１
／１０とする。そして、一つ目の位相固定ループ内の電
圧制御発振回路１０５の７リーラン発振周波数ｆ。を２
８．３２２．ＭＨｚ とし、分周回路１０７の分周率を
１／９とする。又、２つ目の位相固定ループ内の電圧制
御発振回路１０５αの７リーラン発振周波数ｆ。を２５
．１７５ＭＨｚとし、分周回路１０７αの分周率を１／
８としておくと、出力端子１０６には２８．！１２２Ｍ
ＨＺ，１ ０６αには２５．１７５ＭＨｚの安定した周
波数が得られる。更に、基本周波数発振回路１０１の次
段に、分周率１／４の分周回路１０２ａを設けることに
より、出力端子１０９には７、９ＭＨＺの発振周波数が
得られる。
第５図は、前記第４図の実施例を、第２図の従来技術に
応用した場合のブロック図である。
応用した場合のブロック図である。
３０１は、本発明の発振器で、内容は前述第４図と同じ
である。２０２はＭＰＵ，２０？）はメモリ一部、２０
４はフロッピーディスクドライブ制御部、２１０は２４
ＭＨＺの発振回路、２０５はシリアル通信制御部、２１
１は１．８４３２ＭＨＺの発振回路、２０６は表示信号
制御部、２０８はキーボード制御部である。２０９は、
システムパス３０２は７． ９ Ｍ Ｈ ２の信号、３
０３は５１．５ＭＨｚの信号、３０４は２５．１７５Ｍ
Ｈｚの信号、３０５は２ ８． ３ ２ ２ Ｍ Ｈ
ｚの信号である。従来例第２図と比較すると、２０１，
２１２，２１３の各発振回路と２０７の分周回路が不要
となっている。
である。２０２はＭＰＵ，２０？）はメモリ一部、２０
４はフロッピーディスクドライブ制御部、２１０は２４
ＭＨＺの発振回路、２０５はシリアル通信制御部、２１
１は１．８４３２ＭＨＺの発振回路、２０６は表示信号
制御部、２０８はキーボード制御部である。２０９は、
システムパス３０２は７． ９ Ｍ Ｈ ２の信号、３
０３は５１．５ＭＨｚの信号、３０４は２５．１７５Ｍ
Ｈｚの信号、３０５は２ ８． ３ ２ ２ Ｍ Ｈ
ｚの信号である。従来例第２図と比較すると、２０１，
２１２，２１３の各発振回路と２０７の分周回路が不要
となっている。
第６図は、本発明の請求項３に関する実施例で、基準周
波数発振回路１０１の発振周波数ｆ８を３１．４６９Ｍ
Ｈｚとし、分周回路１０２０分局率を１／１０とする。
波数発振回路１０１の発振周波数ｆ８を３１．４６９Ｍ
Ｈｚとし、分周回路１０２０分局率を１／１０とする。
そして電圧制御発振回路１０５のフリーラン発振周波数
を２５．１７５ＭＨＺから２ ８． ３２２ Ｍ Ｈ
ｚと広《とる。分周回路１１０は、端子１１１によって
分周率を１／８か１／９か選ぶことができる。分周率を
１／８とした場合ｆθ／８＝３ １．４ ６ ９／１
０となり、出力端子１０６には、２５．１７５ＭＨＺが
現われる。分局率を１／９とした場合には、ｆ ｅ ／
９ ＝ ５ １． ４ ６９／１０となり、出力端子
１０６には２８．３２２ＭＨｚが現われる。
を２５．１７５ＭＨＺから２ ８． ３２２ Ｍ Ｈ
ｚと広《とる。分周回路１１０は、端子１１１によって
分周率を１／８か１／９か選ぶことができる。分周率を
１／８とした場合ｆθ／８＝３ １．４ ６ ９／１
０となり、出力端子１０６には、２５．１７５ＭＨＺが
現われる。分局率を１／９とした場合には、ｆ ｅ ／
９ ＝ ５ １． ４ ６９／１０となり、出力端子
１０６には２８．３２２ＭＨｚが現われる。
［発明の効果コ
本発明は、以上説明したように、位相固定ループ内に分
周回路を設けたので１、基準周波数発振回路とは異なる
周波数での安定発振を可能としており、１つの基準周波
数から複数の異なる周波数の出力を可能とし、機器の小
型化、部品の削減、コストの削減を可能とする。
周回路を設けたので１、基準周波数発振回路とは異なる
周波数での安定発振を可能としており、１つの基準周波
数から複数の異なる周波数の出力を可能とし、機器の小
型化、部品の削減、コストの削減を可能とする。
第１図は、本発明の請求項１におけるブロック図である
。 第２図は、従来の情報処理装置におけるブロック図であ
る。 第３図は、本発明の請求項１における実施例の図である
。 第４図は、本発明の請求項２における実施例の図である
。 第５図は、本発明の請求項２における応用例の図である
。 第６図は、本発明の請求項３における実施例の図である
。 １・・・・・・基準周波数発振回路 ２・・・・・・分周回路 ３・・・・・・位相比較回路 ４・・・・・・ローパスフィルター ５・・・・・・電圧制御発振回路 ６・・・・・・発振出力端子 ７・・・・・・分周回路 ８・・・・・・発振出力端子 ９・・・・・・発振出力′端子 ０・・・・・・分周率可変分周回路 １・・・・・・分周率設定端子 ２０ ２０ ２０ ２０ ２０ ２０ ２０ ２０ １・・・・・・発振回路 ２ ・・・・・・ ＭＰＵ ３・・・・・・メモリ一部 ４・・・・・・フロッピディスクドライ５・・・・・・
シリアル通信制御部 ６・・・・・・表示信号制御部 ７・・・・・・分周回路 ８・・・・・・キーボード制御部 ブ制御部 ２０９・・・・・・システムノくス ２１０〜２１３・・・・・・発振回路 １・・・・・・本発明の多出力発振回路２・・・・・・
発振信号出力７。９ＭＨｚ３・・・・・・発振信号出力
３１．５ＭＨ４・・・・・・発振信号出力２５．１７５
ＭＨＺ５・・・・・・発振信号出力２８．３２２ＭＨｚ
以
。 第２図は、従来の情報処理装置におけるブロック図であ
る。 第３図は、本発明の請求項１における実施例の図である
。 第４図は、本発明の請求項２における実施例の図である
。 第５図は、本発明の請求項２における応用例の図である
。 第６図は、本発明の請求項３における実施例の図である
。 １・・・・・・基準周波数発振回路 ２・・・・・・分周回路 ３・・・・・・位相比較回路 ４・・・・・・ローパスフィルター ５・・・・・・電圧制御発振回路 ６・・・・・・発振出力端子 ７・・・・・・分周回路 ８・・・・・・発振出力端子 ９・・・・・・発振出力′端子 ０・・・・・・分周率可変分周回路 １・・・・・・分周率設定端子 ２０ ２０ ２０ ２０ ２０ ２０ ２０ ２０ １・・・・・・発振回路 ２ ・・・・・・ ＭＰＵ ３・・・・・・メモリ一部 ４・・・・・・フロッピディスクドライ５・・・・・・
シリアル通信制御部 ６・・・・・・表示信号制御部 ７・・・・・・分周回路 ８・・・・・・キーボード制御部 ブ制御部 ２０９・・・・・・システムノくス ２１０〜２１３・・・・・・発振回路 １・・・・・・本発明の多出力発振回路２・・・・・・
発振信号出力７。９ＭＨｚ３・・・・・・発振信号出力
３１．５ＭＨ４・・・・・・発振信号出力２５．１７５
ＭＨＺ５・・・・・・発振信号出力２８．３２２ＭＨｚ
以
Claims (3)
- （１）１つの基準周波数発振回路とそれに続く零個以上
の分周回路、及び位相固定ループ回路とそのフィードバ
ックループ内に分周回路を有することを特徴とする発振
回路。 - （２）前記発振回路は複数の異なる周波数の発振出力端
子を有することを特徴とする請求項１記載の発振回路。 - （３）前記発振回路において、前記分周回路の分周率を
可変とした事を特徴とする請求項１記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013259A JPH03217125A (ja) | 1990-01-23 | 1990-01-23 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013259A JPH03217125A (ja) | 1990-01-23 | 1990-01-23 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217125A true JPH03217125A (ja) | 1991-09-24 |
Family
ID=11828225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013259A Pending JPH03217125A (ja) | 1990-01-23 | 1990-01-23 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217125A (ja) |
-
1990
- 1990-01-23 JP JP2013259A patent/JPH03217125A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0218406A2 (en) | Sampling clock generation circuit | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JP2000228635A (ja) | Ｆｍ送信機 | |
| JPS58170229A (ja) | 周波数てい倍回路 | |
| EP0334784B1 (en) | Analog macro embedded in a digital gate array | |
| JPH03217125A (ja) | 発振回路 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| US20020084816A1 (en) | Precision phase generator | |
| JPH06334491A (ja) | クロック発生回路 | |
| JP2785609B2 (ja) | ローカル周波数切替え方式 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JPH0520431U (ja) | 発振器 | |
| JPH09294071A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 | |
| JP2000183729A (ja) | クロック発生回路 | |
| JPH01277025A (ja) | 位相同期発振回路 | |
| JPH04110029U (ja) | 位相同期発振回路 | |
| JPH04183118A (ja) | Ｐｌｌ回路 | |
| JPH01101726A (ja) | 周波数逓倍回路 | |
| JPS6382127A (ja) | デイジタル電圧制御発振器 |