JPS6382127A - デイジタル電圧制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル電圧制御発振器に関するものであ
る。

従来の技術 従来のディジタルＰＬＬ内におけるディジタル電圧制御
発振器の形として、ＦＳＫデータ複調器に使われている
ものがあり、第３図にそのディジ２ベージ タルＰＬＬのブロック図を示す。３ｏはエクスクル−シ
ブオアで構成された位相比較器、３１はゲート回路、３
２は分周器、３３は２つの違う周波数を発振する固定発
振器である。以上のように構成されたディジタルＰＬＬ
内のディジタル電圧制御発振器（以下、ディジタルＶＣ
○と称す）は、ゲート回路３１と固定発振器３３で構成
され、その動作としては、固定発振器３３から２つの違
った周波数の信号がゲート回路３１に入シ、位相比較器
３０から出力される制御信号がゲート回路３１に入力さ
れる事により、２つの周波数の時間的な出力切り換え間
隔がかわり、分周器に入る平均的々周期が制御され、よ
って分周器の出力信号の位相が制御されて、ループが同
期するというものである。

発明が解決しようとする問題点 しかしながら上記の構成では、ＰＬＬとして構成した時
、位相比較器から出る制御信号がパルス幅として出てく
るものでなければならないので使用範囲が限られてくる
。

３ページ 父上記の構成で位相比較器の制御信号は、ただＶＣＯに
おいて、２つの違った周波数の時間的な出力切り換え間
隔を変えるというもので、本来の電圧制御発振器の働き
をしていない。よって本発明は、一般のディジタル位相
比較器において、制御電圧がｂｉ十年単位出力されたも
のに簡単にインターフェースでき、制御電圧が変化する
事によりｖＣ○発振周波数も変化するディジタルｖＣ○
を提供する事を目的とする。

問題点を解決するだめの手段 本発明は、入力ディジタル値の補数値をとる補数器と固
定したディジタル値を発生する固定値発生器と、前記補
数器の補数値と前記固定値発生器の固定したディジタル
値とを加算する加算器と、前記加算器の出力をロード値
として固定クロックを前記ロード値に応じた分周比で分
周する分周器とを備え、入力ディジタル値により発振を
制御する事を特徴とするディジタルＶＣ○である。

作　　用 本発明は、前記構成により、ｂｉ十年単位制御電圧のデ
ィジタル値が入力されると、その補数値がとられ、別の
固定値と加算される。その加算値が分局器のロード値と
して入力され、ロード値で決定された分周比で固定クロ
ックが分周され、特定の周波数を得るというもので、こ
のディジタルＶＣ○によシ、ｂ１＋単位出力の位相比較
器とのインターフェースに都合がよく使用範囲が広がる
。

実施例 以下、図面に基づいて本発明の更に詳しい説明をする。

第１図は、本発明の実施例におけるブロック図を示すも
のである。第１図において、１０は入力ディジタル値の
補数値をとる補数器、１１は固定したディジタル値を発
生する固定値発生器、１２は前記補数器１０の補数値と
前記固定値発生器１１の固定したディジタル値とを加算
する加算器、１３は前記加算器１２の出力をロード値と
し、固定クロックを前記ロード値で定まる分局比で分局
する分周器である。以上のように構成された本実施例の
ディジタルＶＣＯについて以下その動作を説明する。制
御電圧のディジタル値が補数器１Ｑ５ページ に入ると、そのディジタル値の補数に変換される。

これは制御電圧のディジタル値が大きくなれば、ロード
値を小さくして発振周波数を高く、又小さくなれば、ロ
ード値を大きくして発振周波数を低くするためである。

この補数器１０で得られだ補数値は、固定値発生器１１
で出力された固定ディジタル値と共に加算器１２に入り
、その２つのディジタル値は加算される。ここで、固定
したディジタル値を発生する固定値発生器１１を設けた
のは、自走発振周波数をつくり制御信号より、その上下
で変化をさせるためである。

次にこの加算値は、ロード値となって分周器１３に入力
される。分局器１３では、そのロード値より分局比が決
定され固定クロックを分周して発振を得る。

以上のように本実施例によれば、制御電圧のディジタル
値は、すこし変換されるがｂｉ十年単位値のまま分局器
のロード値に入力されるので構成は、簡単なものとなる
。第２図は、本発明のディジタルＶＣＯをディジタルＰ
ＬＬに使用した場合のプロベージ ロック図である。第２図において２０はディジタル位相
比較器、２１は本発明のディジタルＶＣ○、２２は分周
器である。以上のように構成されたディジタルＰＬＬに
ついて以下その動作を説明する。

基準信号と比較信号がディジタル位相比較器２゜に入力
されるとその位相差がｂｉ＋ｊ１位のディジタル値とし
て出力される。そのディジタル値はディジタルＶＣＯ２
１の制御電圧のディジタル値に応じた周波数で発振をし
、その信号は分周器２２で分周され、ディジタル位相比
較器２０に入シ、゛、ループを形成する。以上のような
実施例によれば、本発明ディジタルＶＣ○２１を使用す
る事によシ、基準信号と比較信号の位相差をカウントし
、ｂｉ＋単位の制御信号として出力されるディジタル位
相比較器のインターフェースに都合が良く、その使用範
囲は広くなる。

発明の詳細 な説明した様に、本発明によれば、このディジタルＶＣ
○を使用したディジタルＰＬＬにおいて構成が比較的簡
単で又、制御信号がｂｔ＋単位の７ベーノ ディジタル値で出力されるディジタル位相比較器とイン
ターフェースで都合が良いので、使用範囲は広くない、
又ＰＬＬの構成要素がすべてディジタルという事でＬＳ
Ｉ化できるなどその実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のディジタルＶＣ○の
ブロック図、第２図は同ディジタルＶＣ○を使用して構
成したディジタルＰＬＬのブロック図、第３図は従来の
ＦＳＫデータ複調器で使用されているディジタルＶＣＯ
で構成されたディジタルＰＬＬのブロック図である。 １０・・・・・・補数器、１１・・・・・・固定値発生
器、１２・・・・・・加算器、１３・・・・・・分周器
、２Ｑ・・・・・・ディジタル位相比較器、２１・・・
・・・ディジタル電圧制御発振器、２２・・・・・・分
周器、３ｏ・・・・・・ＥＸ−ＯＲ位相比較器、３１・
・・・・・ゲート回路、３２・・・・・・分周器、３３
・・・・・・固定発振器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図

Claims (1)

【特許請求の範囲】
1. 入力ディジタル値の補数値をとる補数器と、固定したデ
   ィジタル値を発生する固定値発生器と、前記補数器の補
   数値と前記固定値発生器の固定したディジタル値とを加
   算する加算器と、前記加算器の出力をロード値とし、固
   定クロックを前記ロード値に応じた分周比で分周する分
   周器とを備え、入力ディジタル値により発振を制御する
   事を特徴とするディジタル電圧制御発振器。