JPH03218640A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH03218640A JPH03218640A JP1389690A JP1389690A JPH03218640A JP H03218640 A JPH03218640 A JP H03218640A JP 1389690 A JP1389690 A JP 1389690A JP 1389690 A JP1389690 A JP 1389690A JP H03218640 A JPH03218640 A JP H03218640A
- Authority
- JP
- Japan
- Prior art keywords
- crystal growth
- film
- solid phase
- phase crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非晶質半導体膜で固相結晶成長を起こさせて
能動層を形成する薄膜トランジスタの製造方法に関する
ものである。
能動層を形成する薄膜トランジスタの製造方法に関する
ものである。
本発明は、上記の様な薄膜トランジスタの製造方法にお
いて、非晶質半導体膜のうちでソース・ドレイン領域と
すべき部分に不純物を導入してから固相結晶成長を起こ
させることによって、デバイス特性が均一な薄膜トラン
ジスタを短時間で製造することができる様にしたもので
ある。
いて、非晶質半導体膜のうちでソース・ドレイン領域と
すべき部分に不純物を導入してから固相結晶成長を起こ
させることによって、デバイス特性が均一な薄膜トラン
ジスタを短時間で製造することができる様にしたもので
ある。
薄膜トランジスタは、集積度の高いＳＲＡＭの負荷素子
等として有望視されている。この薄膜トランジスタを製
造するには、非晶質半導体膜で固相結晶成長を起こさせ
てまず能動層を形成し、そノ後にこの能動層のうちでソ
ース・ドレイン領域とすべき部分に固相拡散やイオン注
入によって不純物を導入するのが一般的である（例えば
、特開昭６１−１２７１１８号公報）。
等として有望視されている。この薄膜トランジスタを製
造するには、非晶質半導体膜で固相結晶成長を起こさせ
てまず能動層を形成し、そノ後にこの能動層のうちでソ
ース・ドレイン領域とすべき部分に固相拡散やイオン注
入によって不純物を導入するのが一般的である（例えば
、特開昭６１−１２７１１８号公報）。
ところが、上述の様な従来の方法では、能動層を形成す
るための固相結晶成長時の核の発生及び結晶粒の成長が
遅いので、これらの発生及び成長がランダムに行われる
。このため、活性領域つまりチャネルが形成される領域
の粒径にばらつきが生じる。しかも、粒径の制御は短チ
ャネル化が進むに連れて困難になってきている。
るための固相結晶成長時の核の発生及び結晶粒の成長が
遅いので、これらの発生及び成長がランダムに行われる
。このため、活性領域つまりチャネルが形成される領域
の粒径にばらつきが生じる。しかも、粒径の制御は短チ
ャネル化が進むに連れて困難になってきている。
そして、この様に活性領域の粒径にばらつきが生じると
、リーク電流やスイングや移動度等の薄膜トランジスタ
のデバイス特性にもばらつきが生じる。
、リーク電流やスイングや移動度等の薄膜トランジスタ
のデバイス特性にもばらつきが生じる。
また、上述の様な従来の方法では、能動層を形成するた
めの固相結晶成長と、不純物を固相拡散させるかまたは
不純物のイオン注入によって非晶質化した能動層で再び
固相結晶成長を起こさせるためとに、２回の熱処理が必
要である。
めの固相結晶成長と、不純物を固相拡散させるかまたは
不純物のイオン注入によって非晶質化した能動層で再び
固相結晶成長を起こさせるためとに、２回の熱処理が必
要である。
しかも、リーク電流を低減させるために能動層の薄膜化
が進んでいるので、固相結晶成長のための熱処理時間も
２０時間程度は必要である。従って、薄膜トランジスタ
を短時間で製造することができない。
が進んでいるので、固相結晶成長のための熱処理時間も
２０時間程度は必要である。従って、薄膜トランジスタ
を短時間で製造することができない。
本発明による薄膜トランジスタの製造方法は、非晶質半
導体膜ｌ４のうちでソース・ドレイン１７ａ領域とすべ
き部分に不純物を導入し、前記非晶質半導体膜１４で固
相結晶成長を起こさせるための熱処理を施す様にしてい
る。
導体膜ｌ４のうちでソース・ドレイン１７ａ領域とすべ
き部分に不純物を導入し、前記非晶質半導体膜１４で固
相結晶成長を起こさせるための熱処理を施す様にしてい
る。
本発明による薄膜トランジスタの製造方法では、ソース
・ドレイン領域１７ａとすべき部分に不純物を導入して
から熱処理を施しているので、ソース・ドレイン領域１
７ａにおける固相結晶成長を活性領域１７ｂよりも速め
ることができる。
・ドレイン領域１７ａとすべき部分に不純物を導入して
から熱処理を施しているので、ソース・ドレイン領域１
７ａにおける固相結晶成長を活性領域１７ｂよりも速め
ることができる。
従って、ソース・ドレイン頷域１７ａで発生した結晶成
長の核を種とし、ソース・ドレイン領域１７ａから活性
領域１７ｂへ向かって固相結晶成長を起こさせることに
よって、均一な粒径を有する活性領域１７ｂを形成する
ことができる。
長の核を種とし、ソース・ドレイン領域１７ａから活性
領域１７ｂへ向かって固相結晶成長を起こさせることに
よって、均一な粒径を有する活性領域１７ｂを形成する
ことができる。
以下、本発明の第１及び第２実施例を、第１図？第３図
を参照しながら説明する。
を参照しながら説明する。
第１図は、いわゆるトップゲート型のｐチャネル薄膜ト
ランジスタの製造に適用した第１実施例を示している。
ランジスタの製造に適用した第１実施例を示している。
この第１実施例では、第ＩＡ図に示す様に、石英等から
成る基板１１上に厚さ８０００人程度のＳｉＯｚ膜１２
と厚さ４００人程度の多結晶Ｓｉ膜１３とを順次に形成
する。そして、多結晶Ｓｔ膜１３にＳｉ”をＩ Ｘ １
０ ”ｃｍ−”程度のドーズ量にイオン注入すること
によって、この多結晶Ｓｉ膜１３を非晶質Ｓｉ膜１４に
する。
成る基板１１上に厚さ８０００人程度のＳｉＯｚ膜１２
と厚さ４００人程度の多結晶Ｓｉ膜１３とを順次に形成
する。そして、多結晶Ｓｔ膜１３にＳｉ”をＩ Ｘ １
０ ”ｃｍ−”程度のドーズ量にイオン注入すること
によって、この多結晶Ｓｉ膜１３を非晶質Ｓｉ膜１４に
する。
次に、第ｌＢ図に示す様に、非晶質Ｓｉ膜１４をアイラ
ンド状にパターニングし、更に、ゲート絶縁膜用のＳｉ
ｎｇ膜１５とゲート電極用の多結晶Ｓｉ膜１６とを順次
に形成し、これらの多結晶Ｓｉ膜１６とＳｉＯ■膜１５
とをゲート電極のパターンにバターニングする。
ンド状にパターニングし、更に、ゲート絶縁膜用のＳｉ
ｎｇ膜１５とゲート電極用の多結晶Ｓｉ膜１６とを順次
に形成し、これらの多結晶Ｓｉ膜１６とＳｉＯ■膜１５
とをゲート電極のパターンにバターニングする。
そして、この状態でＢ゛またはＢＦ２”を５×ＩＱＩＳ
ｃ，−２程度のドーズ量にイオン注入することによって
、非晶質Ｓｉ膜１４のうちでソース・ドレイン領域にす
べき部分と多結晶Ｓｉｌｉｉｌ６とにこれらのイオンを
導入する。
ｃ，−２程度のドーズ量にイオン注入することによって
、非晶質Ｓｉ膜１４のうちでソース・ドレイン領域にす
べき部分と多結晶Ｓｉｌｉｉｌ６とにこれらのイオンを
導入する。
次に、６００゜Ｃ程度の温度の熱処理を１０時間程度施
す。第３図は、非晶質Ｓｉ膜の固相結晶成長の速さを紫
外線反射率の変化で示している。
す。第３図は、非晶質Ｓｉ膜の固相結晶成長の速さを紫
外線反射率の変化で示している。
この第３図から明らかな様に、Ｓｔ”のみがイオン注入
された非晶質Ｓｉ膜に比べて、Ｓｔ”とＢ゛とがイオン
注入された非晶質Ｓｉ膜では、結晶成長の核の発生も結
晶粒の成長も速い。
された非晶質Ｓｉ膜に比べて、Ｓｔ”とＢ゛とがイオン
注入された非晶質Ｓｉ膜では、結晶成長の核の発生も結
晶粒の成長も速い。
このため、固相結晶成長のための熱処理時間として、前
者では約１５時間以上、通常は２０時間程度必要である
が、後者では５時間程度で十分である。なお、この様に
固相結晶成長を速めるには、Ｂ＋をＩ Ｘ １ ０ ”
ｃｍ−”程度以上に導入すればよい。
者では約１５時間以上、通常は２０時間程度必要である
が、後者では５時間程度で十分である。なお、この様に
固相結晶成長を速めるには、Ｂ＋をＩ Ｘ １ ０ ”
ｃｍ−”程度以上に導入すればよい。
従って、上述の１０時間程度の熱処理によって、非晶質
Ｓｉ膜１４のうちでソース・ドレイン領域とすべき部分
で固相結晶成長が起こると同時に、まだ結晶成長の核が
発生していない活性領域とすべき部分へ向かって、ソー
ス・ドレイン領域とすべき部分の端部から結晶粒が成長
する。
Ｓｉ膜１４のうちでソース・ドレイン領域とすべき部分
で固相結晶成長が起こると同時に、まだ結晶成長の核が
発生していない活性領域とすべき部分へ向かって、ソー
ス・ドレイン領域とすべき部分の端部から結晶粒が成長
する。
？の結果、第ＩＣ図に示す様に、非晶質Ｓｉ膜１４が多
結晶Ｓｉ膜ｌ７になってソース・ドレイン領域１７ａ及
び活性領域１７ｂが完成し、しかも活性領域１７ｂも均
一な粒径を有している。なお、上述の熱処理によって、
多結晶Ｓｉ膜ｌ６でも固相結晶成長が起こる。
結晶Ｓｉ膜ｌ７になってソース・ドレイン領域１７ａ及
び活性領域１７ｂが完成し、しかも活性領域１７ｂも均
一な粒径を有している。なお、上述の熱処理によって、
多結晶Ｓｉ膜ｌ６でも固相結晶成長が起こる。
その後、ハロゲンランプやアークランプ等による高温、
短時間アニールを施すことによって、多結晶Ｓｉｌｉｌ
７、ｌ６の結晶性の改善や不純物の活性化を行う。
短時間アニールを施すことによって、多結晶Ｓｉｌｉｌ
７、ｌ６の結晶性の改善や不純物の活性化を行う。
第２図は、いわゆるボトムゲート型のｐチャネル薄膜ト
ランジスタの製造に適用した第２実施例を示している。
ランジスタの製造に適用した第２実施例を示している。
この第２実施例では、第２Ａ図に示す様に、不純物を含
有しているゲート電極用の多結晶Ｓｉ膜１６をＳｉＯ■
膜１２上でパターニングし、この状態でゲート絶縁膜用
のＳｉｎｇ膜１５と多結晶Ｓｉ膜１３とを順次に形成す
る。そして、多結晶Ｓｉ膜１３にＳｉ”をイオン注入す
ることによって、この多結晶Ｓｉ膜１３を非晶質Ｓｉ膜
１４にする。
有しているゲート電極用の多結晶Ｓｉ膜１６をＳｉＯ■
膜１２上でパターニングし、この状態でゲート絶縁膜用
のＳｉｎｇ膜１５と多結晶Ｓｉ膜１３とを順次に形成す
る。そして、多結晶Ｓｉ膜１３にＳｉ”をイオン注入す
ることによって、この多結晶Ｓｉ膜１３を非晶質Ｓｉ膜
１４にする。
次に、第２Ｂ図に示す様に、非晶質Ｓｉ膜１４とＳｉｎ
．膜１５とをアイランド状にパターニングし、非晶質Ｓ
ｉ膜１４のうちの活性領域とすべき部分をフォトレジス
トｌ８で覆う。
．膜１５とをアイランド状にパターニングし、非晶質Ｓ
ｉ膜１４のうちの活性領域とすべき部分をフォトレジス
トｌ８で覆う。
そして、この状態でＢ゛またはＢＦ． ”をイオン注入
することによって、非晶質Ｓｉ膜１４のうちでソース・
ドレイン頷域とすべき部分にこれらのイオンを導入する
。
することによって、非晶質Ｓｉ膜１４のうちでソース・
ドレイン頷域とすべき部分にこれらのイオンを導入する
。
次に、６００℃程度の温度の熱処理を１０時間程度行う
ことによって、第１実施例と同様にして、第２Ｃ図に示
す様に、非晶質Ｓｉ膜１４を多結晶Ｓｉ膜ｌ７にする。
ことによって、第１実施例と同様にして、第２Ｃ図に示
す様に、非晶質Ｓｉ膜１４を多結晶Ｓｉ膜ｌ７にする。
その後、エキシマレーザ等による高温、短時間アニール
を施すことによって、多結晶Ｓｉ膜１７、１６の結晶性
の改善や不純物の活性化を行う。なお、この高温、短時
間アニールを、第１実施例と同様にハロゲンランプやア
ークランプ等によって行ってもよい。
を施すことによって、多結晶Ｓｉ膜１７、１６の結晶性
の改善や不純物の活性化を行う。なお、この高温、短時
間アニールを、第１実施例と同様にハロゲンランプやア
ークランプ等によって行ってもよい。
以上の様な第１及び第２実施例で製造したＰチャネル薄
膜トランジスタでは、活性領域１７ｂも均一な粒径を有
しているので、リーク電流やスイングや移動度等のデバ
イス特性の均一性が高い。
膜トランジスタでは、活性領域１７ｂも均一な粒径を有
しているので、リーク電流やスイングや移動度等のデバ
イス特性の均一性が高い。
従って、これらのｐチャネル薄膜トランジスタを負荷素
子として用いたＳＲＡＭでは、製造歩留が高い。
子として用いたＳＲＡＭでは、製造歩留が高い。
本発明による薄膜トランジスタの製造方法では、均一な
粒径を有する活性領域を形成することができるので、リ
ーク電流等のデバイス特性が均一な薄膜トランジスタを
製造することができる。
粒径を有する活性領域を形成することができるので、リ
ーク電流等のデバイス特性が均一な薄膜トランジスタを
製造することができる。
また、非晶質半導体膜自体の固相結晶成長とソース・ド
レイン領域の固相結晶成長とを１回で行っており、しか
もこの固相結晶成長が速いので、薄膜トランジスタを短
時間で製造することができる。
レイン領域の固相結晶成長とを１回で行っており、しか
もこの固相結晶成長が速いので、薄膜トランジスタを短
時間で製造することができる。
【図面の簡単な説明】
第１図及び第２図は本発明の夫々第１及び第２実施例を
順次に示す側断面図、第３図は固相結晶成長の速さを示
すグラフである。 なお図面に用いた符号において、 １７１−−−−−・・−・一・・・−・・・一非晶質Ｓ
ｉ膜１７ａ−・−・−・−・−ソース・ドレイン領域１
７ｂ・−一−−−−一〜・−−一一一活性領域である。
順次に示す側断面図、第３図は固相結晶成長の速さを示
すグラフである。 なお図面に用いた符号において、 １７１−−−−−・・−・一・・・−・・・一非晶質Ｓ
ｉ膜１７ａ−・−・−・−・−ソース・ドレイン領域１
７ｂ・−一−−−−一〜・−−一一一活性領域である。
Claims (1)
- 【特許請求の範囲】 非晶質半導体膜のうちでソース・ドレイン領域とすべき
部分に不純物を導入し、 前記非晶質半導体膜で固相結晶成長を起こさせるための
熱処理を施す薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1389690A JPH03218640A (ja) | 1990-01-24 | 1990-01-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1389690A JPH03218640A (ja) | 1990-01-24 | 1990-01-24 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218640A true JPH03218640A (ja) | 1991-09-26 |
Family
ID=11845940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1389690A Pending JPH03218640A (ja) | 1990-01-24 | 1990-01-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218640A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| US6534832B2 (en) | 1993-09-07 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and glass member and substrate member having film comprising aluminum, nitrogen and oxygen |
| US7038302B2 (en) | 1993-10-12 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Glass substrate assembly, semiconductor device and method of heat-treating glass substrate |
| US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
-
1990
- 1990-01-24 JP JP1389690A patent/JPH03218640A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US6534832B2 (en) | 1993-09-07 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and glass member and substrate member having film comprising aluminum, nitrogen and oxygen |
| US7038302B2 (en) | 1993-10-12 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Glass substrate assembly, semiconductor device and method of heat-treating glass substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH114001A (ja) | 半導体装置およびその作製方法 | |
| JPH03218640A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPH05121681A (ja) | Ｃｍｏｓ回路素子及びｓｏｉｍｏｓｆｅｔの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3057253B2 (ja) | ホウ素含有半導体層の形成方法 | |
| KR970053902A (ko) | 공정시간 단축형 반도체 제조방법 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0252419A (ja) | 半導体基板の製造方法 | |
| JPS61156858A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH03184368A (ja) | 半導体装置の製造方法 | |
| JPH03283626A (ja) | トランジスタの製造方法 | |
| JPH042163A (ja) | マスクｒｏｍの製造方法 | |
| JPH03157941A (ja) | Ｍｉｓ型半導体装置の製法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPH04249315A (ja) | 半導体素子の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JP2760449B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP2990806B2 (ja) | 半導体装置の製造方法 | |
| JPH05136168A (ja) | 薄膜トランジスタの製造方法 |