JPH03220668A - 積和演算器 - Google Patents
積和演算器Info
- Publication number
- JPH03220668A JPH03220668A JP1683790A JP1683790A JPH03220668A JP H03220668 A JPH03220668 A JP H03220668A JP 1683790 A JP1683790 A JP 1683790A JP 1683790 A JP1683790 A JP 1683790A JP H03220668 A JPH03220668 A JP H03220668A
- Authority
- JP
- Japan
- Prior art keywords
- carry
- adder
- sum
- csa
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 101000921780 Solanum tuberosum Cysteine synthase Proteins 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は積和演算器に関し、特に算術演算を実行する積
和演算器に関する。
和演算器に関する。
従来、この種の積和演算器は、並列乗算器とキャリープ
ロパゲーションアダー（ＣＰＡ）を用いたアキュームレ
ータとを組合せて構成されているのが一般である。第３
図に示されるのは従来の４ビツトの積和演算器のブロッ
ク図で、被乗数として（ＸＯ〜Ｘ３）に対応する４個の
レジスタ（Ｒｅｇ）を含む人力デークラッチ１３と、多
段のフルアダー（ＦＡ）を配列して構成されるキャリー
セーブアダー（Ｃ３Ａ）１４と、キャリーセーブアダー
（Ｃ３Ａ）構成のアキュームレータ１５と、を含む並列
乗算器と、キャリープロパゲーションアダー（ＣＰＡ）
１６と、アキュームレーションレジスタ１７と、を備え
て構成される。
ロパゲーションアダー（ＣＰＡ）を用いたアキュームレ
ータとを組合せて構成されているのが一般である。第３
図に示されるのは従来の４ビツトの積和演算器のブロッ
ク図で、被乗数として（ＸＯ〜Ｘ３）に対応する４個の
レジスタ（Ｒｅｇ）を含む人力デークラッチ１３と、多
段のフルアダー（ＦＡ）を配列して構成されるキャリー
セーブアダー（Ｃ３Ａ）１４と、キャリーセーブアダー
（Ｃ３Ａ）構成のアキュームレータ１５と、を含む並列
乗算器と、キャリープロパゲーションアダー（ＣＰＡ）
１６と、アキュームレーションレジスタ１７と、を備え
て構成される。
第３図において、入力データラッチ１３の出力はキャリ
ーセーブアダー（Ｃ３Ａ）１４に入力され、キャリーセ
ーブアダー（Ｃ３Ａ）１．４において部分積が加算され
て、同じ重みを持つビットに対しては、相信号〈以下、
Ｓｕｍと略称する〉と桁上げ信号（以下、Ｃａｒｒｙと
略称する）の２ピツＩ〜に収束される。なお、第３図に
おいて、＊印にて示されるのは「Ｏ入力」を表わしてい
る（このことは、第１−図および第２図についても同様
である）。
ーセーブアダー（Ｃ３Ａ）１４に入力され、キャリーセ
ーブアダー（Ｃ３Ａ）１．４において部分積が加算され
て、同じ重みを持つビットに対しては、相信号〈以下、
Ｓｕｍと略称する〉と桁上げ信号（以下、Ｃａｒｒｙと
略称する）の２ピツＩ〜に収束される。なお、第３図に
おいて、＊印にて示されるのは「Ｏ入力」を表わしてい
る（このことは、第１−図および第２図についても同様
である）。
乗算結果は、上記の収束結果をキャリープロパゲーショ
ンアダー（ＣＰＡ）１６において加算することによって
得られるが、最終段のキャリープロパゲーションアダー
（ＣＰＡ）１６の入力側に、フルアダー（ＦＡ）を１−
設配列して構成されるアキュームレータ１５を設けるこ
とにより、キャリープロパゲーションアダ＝（ＣＰＡ）
１６に対する入力を３人力とし、前記乗算結果とアキュ
ームレーションレジスタ１７との加算もしくは−ｇ算を
行うことができるようにすることにより、積和演算が実
行される。
ンアダー（ＣＰＡ）１６において加算することによって
得られるが、最終段のキャリープロパゲーションアダー
（ＣＰＡ）１６の入力側に、フルアダー（ＦＡ）を１−
設配列して構成されるアキュームレータ１５を設けるこ
とにより、キャリープロパゲーションアダ＝（ＣＰＡ）
１６に対する入力を３人力とし、前記乗算結果とアキュ
ームレーションレジスタ１７との加算もしくは−ｇ算を
行うことができるようにすることにより、積和演算が実
行される。
上述した従来の積和演算器においては、演算時のアキヱ
ームレーシゴンサイクルの内にキャリープロパゲーショ
ンアダー（ＣＰＡ）の動作が含まれている。このため、
連続的に積和演算を行う場合に、サイクルタイムを短縮
することが困難になるという欠点がある。
ームレーシゴンサイクルの内にキャリープロパゲーショ
ンアダー（ＣＰＡ）の動作が含まれている。このため、
連続的に積和演算を行う場合に、サイクルタイムを短縮
することが困難になるという欠点がある。
本発明の積和演算器は、少なくとも四つの入力の内、二
つの入力としては乗算の部分積の和として得られる和信
号と桁」二げ信号とを入力し、残りの二つの入力として
は所定のアキニームレータの出力として得られる累算結
果の和信号と前記桁上げ信号とを入力して、前記四つの
入力に対応する二つの出力を有するキャリーセーブアダ
ーにより形成されるＮ（正整数）ビットの前記アキュー
ムレータを備えて構成される。
つの入力としては乗算の部分積の和として得られる和信
号と桁」二げ信号とを入力し、残りの二つの入力として
は所定のアキニームレータの出力として得られる累算結
果の和信号と前記桁上げ信号とを入力して、前記四つの
入力に対応する二つの出力を有するキャリーセーブアダ
ーにより形成されるＮ（正整数）ビットの前記アキュー
ムレータを備えて構成される。
次に、本発明について図面を参照して説明する。第工図
は本発明の第１の実施例で、４ビツトの積和演算器を示
すブロック図である。第１図においては、簡単のために
絶対値表現とし、被乗数のみのデータの流れに沿って構
成が示されている。
は本発明の第１の実施例で、４ビツトの積和演算器を示
すブロック図である。第１図においては、簡単のために
絶対値表現とし、被乗数のみのデータの流れに沿って構
成が示されている。
第１図に示されるように、本実施例は、被乗数（ＸＯ〜
Ｘ３）に対応する４個のレジスタ（Ｒｅｇ）を含む入力
データラッチ１．と、多段のフルアダー（ＦＡ）を配列
して構成されるキャリーセーブアダー（Ｃ８Ａ）２と、
キャリーセーブアダー（Ｃ３Ａ）構成のアキュームレー
タ３と、を合む並列乗算器と、アキュームレーションレ
ジスタ４と、アキニームレーシヨン桁上げ信号ラッチ５
と、キャリープロパゲーションアダー（ＣＰＡ）６と、
を備えて構成される。
Ｘ３）に対応する４個のレジスタ（Ｒｅｇ）を含む入力
データラッチ１．と、多段のフルアダー（ＦＡ）を配列
して構成されるキャリーセーブアダー（Ｃ８Ａ）２と、
キャリーセーブアダー（Ｃ３Ａ）構成のアキュームレー
タ３と、を合む並列乗算器と、アキュームレーションレ
ジスタ４と、アキニームレーシヨン桁上げ信号ラッチ５
と、キャリープロパゲーションアダー（ＣＰＡ）６と、
を備えて構成される。
第１図において、（ＸＯ〜Ｘ３＞の被乗数は、それぞれ
対応するレジスタ（Ｒｅｇ）を含む入力データラッチ１
によりラッチされ、フルアダー（ＦＡ）のアレイ構成に
よって形成されるキャリーセーブアダー（Ｃ３Ａ）２に
入力される。キャリーセーブアダー（Ｃ３Ａ）２におい
ては、前記のラッチされた被乗数が取込まれて乗算部分
積の和が計算され、その計算結果はキャリープロパゲー
ションアダー（Ｃ３Ａ）構成によるアキニームレータ３
に送られる。アキュームレータ３においては、キャリー
セーブアダー（Ｃ３Ａ）２の出力と、アキヱームレーシ
ョンレジスタ４から出力されるアキュ−ムレーシゴン結
果ラッチ出力とが加減算され、その計算出力は、アキュ
ームレーションレジスタ４に入力される。
対応するレジスタ（Ｒｅｇ）を含む入力データラッチ１
によりラッチされ、フルアダー（ＦＡ）のアレイ構成に
よって形成されるキャリーセーブアダー（Ｃ３Ａ）２に
入力される。キャリーセーブアダー（Ｃ３Ａ）２におい
ては、前記のラッチされた被乗数が取込まれて乗算部分
積の和が計算され、その計算結果はキャリープロパゲー
ションアダー（Ｃ３Ａ）構成によるアキニームレータ３
に送られる。アキュームレータ３においては、キャリー
セーブアダー（Ｃ３Ａ）２の出力と、アキヱームレーシ
ョンレジスタ４から出力されるアキュ−ムレーシゴン結
果ラッチ出力とが加減算され、その計算出力は、アキュ
ームレーションレジスタ４に入力される。
キャリーセーブアダー（Ｃ３Ａ）、２の出力段階におい
ては、そのデータ出力は、同じ重みを持つビットにつき
ＳｕｍとＣａｒｒｙの２ビツトで表されている。また、
キャリーセーブアダー（ＣＳＡ）構成のアキュームレー
タ３においても、その構成がキャリーセーブアダー（Ｃ
８Ａ）そのものによっているため、その出力も同様にＳ
ｕｍとＣａｒｒ、ｙの２ビツトで表される。従って、キ
ャリーセーブアダー （Ｃ３Ａ）構成のアキニームレー
タ３は、４人力／２出力の入出力関係となり、２段のフ
ルアダー （ＦＡ）により構成される。
ては、そのデータ出力は、同じ重みを持つビットにつき
ＳｕｍとＣａｒｒｙの２ビツトで表されている。また、
キャリーセーブアダー（ＣＳＡ）構成のアキュームレー
タ３においても、その構成がキャリーセーブアダー（Ｃ
８Ａ）そのものによっているため、その出力も同様にＳ
ｕｍとＣａｒｒ、ｙの２ビツトで表される。従って、キ
ャリーセーブアダー （Ｃ３Ａ）構成のアキニームレー
タ３は、４人力／２出力の入出力関係となり、２段のフ
ルアダー （ＦＡ）により構成される。
また、アキニームレーシゴンの結果は、同じ重みを持つ
各ビットにつきＳｕｍとＣａｒｒｉｙの２ビツトにより
表されているので、アキュームレーション終了後に、キ
ャリープロパゲーションアダー（ＣＰＡ）６において、
この２ビツトを加算することにより、通常の２進数に変
換することが可能となる。従って、アキュームレーシヲ
ン・サイクルには、キャリープロパゲーションアダー（
ＣＰＡ）６における演算手順が介入しないため、積和演
算の高速化が可能となる。
各ビットにつきＳｕｍとＣａｒｒｉｙの２ビツトにより
表されているので、アキュームレーション終了後に、キ
ャリープロパゲーションアダー（ＣＰＡ）６において、
この２ビツトを加算することにより、通常の２進数に変
換することが可能となる。従って、アキュームレーシヲ
ン・サイクルには、キャリープロパゲーションアダー（
ＣＰＡ）６における演算手順が介入しないため、積和演
算の高速化が可能となる。
次に、本発明の第２の実施例について説明する。第２図
は、第２の実施例を示すブロック図である。第２図に示
されるように、本実施例は、被乗数（ＸＯ〜Ｘ３）に対
応する４個のレジスタ（Ｒｅｇ）を含む入力データラッ
チ７と、多段のフルアダー（ＦＡ）を配列して構成され
るキャリーセーブアダー＜Ｃ３Ａ）８と、キャリーセー
ブアダー（Ｃ３Ａ）構成のアキュームレータ９と、を含
む並列乗算器と、アキュームレーションレジスタ■０と
、アキュームレーシヨン桁上げ信号ラッチ１１と、キャ
リープロパゲーションアダー（ＣＰＡ）１２と、を備え
て構成される。
は、第２の実施例を示すブロック図である。第２図に示
されるように、本実施例は、被乗数（ＸＯ〜Ｘ３）に対
応する４個のレジスタ（Ｒｅｇ）を含む入力データラッ
チ７と、多段のフルアダー（ＦＡ）を配列して構成され
るキャリーセーブアダー＜Ｃ３Ａ）８と、キャリーセー
ブアダー（Ｃ３Ａ）構成のアキュームレータ９と、を含
む並列乗算器と、アキュームレーションレジスタ■０と
、アキュームレーシヨン桁上げ信号ラッチ１１と、キャ
リープロパゲーションアダー（ＣＰＡ）１２と、を備え
て構成される。
第２図において、本実施例の第１の実施例との相違点は
、キャリープロパゲーション（ＣＰＡ）構成のキューム
ーレータ９に、２ビツト分に対応するフルアダー（ＦＡ
）を追加して、オーバーフローガード・ビットを設け、
更に、アキュームレーシヨン・レジスタ１０にも、これ
に対応するレジスタを付加していることである。キャリ
ーセーブアダー（ＣＳ Ａ、 ）を用いたアキュームレ
ータによって、オーバーフローを検出することは困難で
あるが、上記のオーバーフローガード・ビットを設ける
ことにより、ガード・ピッＩ〜が２ビツトであるため、
アキュームレーシヨンにおけるオーバーフローが、３回
までは回避されるという利点がある。
、キャリープロパゲーション（ＣＰＡ）構成のキューム
ーレータ９に、２ビツト分に対応するフルアダー（ＦＡ
）を追加して、オーバーフローガード・ビットを設け、
更に、アキュームレーシヨン・レジスタ１０にも、これ
に対応するレジスタを付加していることである。キャリ
ーセーブアダー（ＣＳ Ａ、 ）を用いたアキュームレ
ータによって、オーバーフローを検出することは困難で
あるが、上記のオーバーフローガード・ビットを設ける
ことにより、ガード・ピッＩ〜が２ビツトであるため、
アキュームレーシヨンにおけるオーバーフローが、３回
までは回避されるという利点がある。
以Ｌ、詳細に説明したように、本発明は、アキュームレ
ータをキャリープロパゲーションアダー（ＣＰＡ）を用
いずに、フルアダーによるキャリーセーブアダー（ＣＳ
Ａ）構成とするとにより、高速にて積和演算を実行する
ことができるという効果がある。
ータをキャリープロパゲーションアダー（ＣＰＡ）を用
いずに、フルアダーによるキャリーセーブアダー（ＣＳ
Ａ）構成とするとにより、高速にて積和演算を実行する
ことができるという効果がある。
第１図および第２図は、それぞれ本発明の第１および第
２の実施例を示すブロック図、第３図は従来例を示すブ
ロック図である。 図において、１，７．１３−・・・・・入力データラッ
チ、２，８．１４・・・・・キャリーセーブアダー（Ｃ
３Ａ）、３，９．１５・・・・・・アキュームレータ、
４１０．１７・・・・−・アキュームレーシゴンレジス
タ、５゜１１・・・・・・アキュームレーシゴン桁上げ
ラッチ、６゜１２、１６・・・・・キャリープロパゲー
ションアダー（ＣＰＡ）。
２の実施例を示すブロック図、第３図は従来例を示すブ
ロック図である。 図において、１，７．１３−・・・・・入力データラッ
チ、２，８．１４・・・・・キャリーセーブアダー（Ｃ
３Ａ）、３，９．１５・・・・・・アキュームレータ、
４１０．１７・・・・−・アキュームレーシゴンレジス
タ、５゜１１・・・・・・アキュームレーシゴン桁上げ
ラッチ、６゜１２、１６・・・・・キャリープロパゲー
ションアダー（ＣＰＡ）。
Claims (1)
- 少なくとも四つの入力の内、二つの入力としては乗算の
部分積の和として得られる和信号と桁上げ信号とを入力
し、残りの二つの入力としては所定のアキュームレータ
の出力として得られる累算結果の和信号と前記桁上げ信
号とを入力して、前記四つの入力に対応する二つの出力
を有するキャリーセーブアダーにより形成されるＮ（正
整数）ビットの前記アキュームレータを備えることを特
徴とする積和演算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1683790A JPH03220668A (ja) | 1990-01-25 | 1990-01-25 | 積和演算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1683790A JPH03220668A (ja) | 1990-01-25 | 1990-01-25 | 積和演算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220668A true JPH03220668A (ja) | 1991-09-27 |
Family
ID=11927316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1683790A Pending JPH03220668A (ja) | 1990-01-25 | 1990-01-25 | 積和演算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220668A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8637126B2 (en) | 2006-02-06 | 2014-01-28 | International Paper Co. | Biodegradable paper-based laminate with oxygen and moisture barrier properties and method for making biodegradable paper-based laminate |
-
1990
- 1990-01-25 JP JP1683790A patent/JPH03220668A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8637126B2 (en) | 2006-02-06 | 2014-01-28 | International Paper Co. | Biodegradable paper-based laminate with oxygen and moisture barrier properties and method for making biodegradable paper-based laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3761977B2 (ja) | 遅延整合技術の利用によりクリティカル・パスを減少させた浮動小数点型掛け算器及びその演算方法 | |
| Zuras et al. | Balanced delay trees and combinatorial division in VLSI | |
| JPS6347874A (ja) | 算術演算装置 | |
| JP5640081B2 (ja) | 飽和を伴う整数乗算および乗算加算演算 | |
| JPH0375901B2 (ja) | ||
| Renaudin et al. | The design of fast asynchronous adder structures and their implementation using DCVS logic | |
| JPH03220668A (ja) | 積和演算器 | |
| JPH0776914B2 (ja) | 乗算回路 | |
| JP3227538B2 (ja) | ２進整数乗算器 | |
| JPH0464091B2 (ja) | ||
| JPH08314697A (ja) | 符号付き／符号なし数兼用乗算器 | |
| JP2765516B2 (ja) | 積和演算器 | |
| JPH0371331A (ja) | 乗算器 | |
| JPH0484264A (ja) | 積和演算器 | |
| Sasidharan et al. | Comparison of Multipliers Based on Modified Booth Algorithm | |
| JPS6259828B2 (ja) | ||
| JP2607735B2 (ja) | 倍数器の部分積加算方法 | |
| Latha et al. | Residue-to-Binary converters for the seven moduli set {2 n-5-1, 2 n-3-1, 2 n-2+ 1, 2 n-1-1, 2 n-1+ 1, 2n, 2 n+ 1} for n even | |
| JPH09505170A (ja) | ランタイムの短い乗算器 | |
| Srinivasan et al. | A Detailed Survey on Various Efficient Multipliers in Low Power VLSI Circuit | |
| JPH04250527A (ja) | 演算回路 | |
| JPH01245334A (ja) | ２つの数の和のパリティビットの計算装置 | |
| JPS61246837A (ja) | 並列乗算器 | |
| JPH05241790A (ja) | 演算装置 | |
| JP3093564B2 (ja) | 乗算装置 |