JPH03220740A - 半導体装置の構造 - Google Patents
半導体装置の構造Info
- Publication number
- JPH03220740A JPH03220740A JP2016860A JP1686090A JPH03220740A JP H03220740 A JPH03220740 A JP H03220740A JP 2016860 A JP2016860 A JP 2016860A JP 1686090 A JP1686090 A JP 1686090A JP H03220740 A JPH03220740 A JP H03220740A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- copper foil
- tape
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造に関し、特にＴＡＢを用いた
半導体装置の構造に関する。
半導体装置の構造に関する。
従来、この種の半導体装置の構造は、有機物で出来たベ
ーステープと、接着剤と、銅箔の３層構造からなるＴＡ
Ｂテープのリード部分に、金・錫・半田等のめっきを施
し、また接続される半導体素子の電極部上に、金・半田
等の突起電極を設け、ＴＡＢテープのリードと突起電極
を位置合わせし、熱圧着にて接続した構造になっていた
。
ーステープと、接着剤と、銅箔の３層構造からなるＴＡ
Ｂテープのリード部分に、金・錫・半田等のめっきを施
し、また接続される半導体素子の電極部上に、金・半田
等の突起電極を設け、ＴＡＢテープのリードと突起電極
を位置合わせし、熱圧着にて接続した構造になっていた
。
上述した従来の半導体装置の構造は、ＴＡＢテープのデ
バイス孔中にリードが長く延在していたので、リードの
位置すれ並びに変形が発生し易いちう欠点がある。
バイス孔中にリードが長く延在していたので、リードの
位置すれ並びに変形が発生し易いちう欠点がある。
また、リードの導体が半導体素子上を絶縁されない状態
で存在するため、リードと半導体素子間で電気的な短絡
が発生し易いという欠点もある。
で存在するため、リードと半導体素子間で電気的な短絡
が発生し易いという欠点もある。
本発明の目的は、リ−１〜の位置すれ並ひに変形の発生
がなく、かつ、リ−１・と半導体素子間で短絡の発生の
ない半導体装置の構造を提供することにある。
がなく、かつ、リ−１・と半導体素子間で短絡の発生の
ない半導体装置の構造を提供することにある。
本発明は、Ｔ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）を用いた半導体装置の構造におい
て、有機物で出来たベーステープと、接着剤と、銅箔の
３層構造からなるＴＡＢテープで、半導体素子を接続さ
せるため前記ベーステープと前記接着剤を貫いて開けら
れたデバイス孔中に延在する、前記半導体素子と接続す
るために設けられた前記銅箔で作られたリードの、前記
半導体素子と接続される側の、前記半導体素子と接続さ
れる前記リード部分を除いて、前記デバイス孔中全面に
、前記半導体素子の接続用電極部上に設けられた導電体
の突起電極の突起厚より薄い有機被膜が形成された前記
ＴＡＢテープの、前記有機被膜が除去された前記リード
部分と、前記半導体素子とが、前記突起電極を介して接
続されている。
ｄ Ｂｏｎｄｉｎｇ）を用いた半導体装置の構造におい
て、有機物で出来たベーステープと、接着剤と、銅箔の
３層構造からなるＴＡＢテープで、半導体素子を接続さ
せるため前記ベーステープと前記接着剤を貫いて開けら
れたデバイス孔中に延在する、前記半導体素子と接続す
るために設けられた前記銅箔で作られたリードの、前記
半導体素子と接続される側の、前記半導体素子と接続さ
れる前記リード部分を除いて、前記デバイス孔中全面に
、前記半導体素子の接続用電極部上に設けられた導電体
の突起電極の突起厚より薄い有機被膜が形成された前記
ＴＡＢテープの、前記有機被膜が除去された前記リード
部分と、前記半導体素子とが、前記突起電極を介して接
続されている。
２．１項記載の半導体装置の構造において、前記デバイ
ス孔中の前記有機被膜の除去箇所か、前記半導体素子と
接続される前記リード部分たけてなく、前記半導体装置
を実装する実装基板と接続される前記リード部分も除去
されている。
ス孔中の前記有機被膜の除去箇所か、前記半導体素子と
接続される前記リード部分たけてなく、前記半導体装置
を実装する実装基板と接続される前記リード部分も除去
されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図である。
第１図において、１は７５μｍ厚のポリイミドテープ、
２は接着剤、３は３５μｍの厚の圧延銅箔で、３層構造
のＴＡＢテープを構成している。
２は接着剤、３は３５μｍの厚の圧延銅箔で、３層構造
のＴＡＢテープを構成している。
なお、圧延銅箔３て出来ているリード４は、１μｍ厚の
共晶半田がめっきされている。５は５μｍ圧のポリイミ
ドで、圧延銅箔３に密着している。６は半導体素子で、
その表面に接続用電極として１μｍ厚のアルミ電極７が
配置され、また、半導体素子６の保護膜としてアルミ電
極７以外の表面にパッシヘーシコン８か最大２μｍ厚て
コートされている。更に、アルミ電極７上に高さ１５μ
ｍの金製突起電極９か形成されており、３層構造のＴＡ
Ｂテープ上の圧延銅箔３と電気的並びに物理的接続が取
られている。
共晶半田がめっきされている。５は５μｍ圧のポリイミ
ドで、圧延銅箔３に密着している。６は半導体素子で、
その表面に接続用電極として１μｍ厚のアルミ電極７が
配置され、また、半導体素子６の保護膜としてアルミ電
極７以外の表面にパッシヘーシコン８か最大２μｍ厚て
コートされている。更に、アルミ電極７上に高さ１５μ
ｍの金製突起電極９か形成されており、３層構造のＴＡ
Ｂテープ上の圧延銅箔３と電気的並びに物理的接続が取
られている。
第２図（ａ）〜（ｋ）は本発明の第１の実施例の製造工
程を説明する工程順に示した断面図である。
程を説明する工程順に示した断面図である。
まず、第２図（ａ＞に示すように、既に２０μｍ厚のエ
ポキシ系接着剤２が塗布された７５μｍ厚のポリイミド
テープ１（商品名ユーピレックス）で３５ｍｍ幅にスリ
ットされたものを、第２図（ｂ）に示すように、金型を
用いてデバイス５ 孔］Ｏとスプロケット孔（図示せず）を打ち抜いた。な
お、この後の工程は、全てスプロケッ）・孔を用いて搬
送した。
ポキシ系接着剤２が塗布された７５μｍ厚のポリイミド
テープ１（商品名ユーピレックス）で３５ｍｍ幅にスリ
ットされたものを、第２図（ｂ）に示すように、金型を
用いてデバイス５ 孔］Ｏとスプロケット孔（図示せず）を打ち抜いた。な
お、この後の工程は、全てスプロケッ）・孔を用いて搬
送した。
次に、第２図（ｃ）に示すように、片面を化学的に粗化
処理した公称３５μｍ厚の圧延銅箔３（商品名○ＦＣ−
ＡＣＥ箔）を、粗化面を接着剤２の方向に向けて合わせ
、１５０°Ｃ，２，５ｋｇ／ｃｍ２に調節されたロール
に通し、１００℃。
処理した公称３５μｍ厚の圧延銅箔３（商品名○ＦＣ−
ＡＣＥ箔）を、粗化面を接着剤２の方向に向けて合わせ
、１５０°Ｃ，２，５ｋｇ／ｃｍ２に調節されたロール
に通し、１００℃。
４時間乾燥させることによって張り合わせた。
次に、第２図（ｄ）に示すように、デバイス孔１０中に
感光性ポリイミド１１（商品名パイメル）を、乾燥後１
０μｍ厚になるよう滴下塗布し、Ａｉｒ雰囲気のクリー
ンオープン中で１００°Ｃ１３秒乾燥させた。
感光性ポリイミド１１（商品名パイメル）を、乾燥後１
０μｍ厚になるよう滴下塗布し、Ａｉｒ雰囲気のクリー
ンオープン中で１００°Ｃ１３秒乾燥させた。
その後、第２図（ｅ）に示すように、２００ｍｊ／ｃｍ
２で感光性ポリイミド１１をコンタクト露光し、］Ｏ秒
間秒間上た後直ちに１５秒間スプレー現像、３秒間オー
バーラツプ、１０秒間スプレーリンスした。その後、Ｎ
２雰囲気のクリーンオープンで１４０℃、３０分、続い
て２５０°Ｃ１１時間乾燥させた。
２で感光性ポリイミド１１をコンタクト露光し、］Ｏ秒
間秒間上た後直ちに１５秒間スプレー現像、３秒間オー
バーラツプ、１０秒間スプレーリンスした。その後、Ｎ
２雰囲気のクリーンオープンで１４０℃、３０分、続い
て２５０°Ｃ１１時間乾燥させた。
次に、第２図（ｆ）に示すように、感光済みのポリイミ
ド１２をＣＦ ４： ０２ ＝ ９５ ： ５のガスを
用い２００ ｍ Ｉ ／ ｓ ｅ ｃ 、真空度０．５
Ｔ ｏ ｒ ｒ 、出力１００Ｗでドライエツチングし
た。
ド１２をＣＦ ４： ０２ ＝ ９５ ： ５のガスを
用い２００ ｍ Ｉ ／ ｓ ｅ ｃ 、真空度０．５
Ｔ ｏ ｒ ｒ 、出力１００Ｗでドライエツチングし
た。
感光性ポリイミド１２をパターニングした後、第２図（
ｇ）に示すように、ＴＡＢテープを化学研磨、酸処理、
水洗し、レジスト１３を両面塗布し、１３０℃、５分間
予備硬化させた。
ｇ）に示すように、ＴＡＢテープを化学研磨、酸処理、
水洗し、レジスト１３を両面塗布し、１３０℃、５分間
予備硬化させた。
その後、第２図（ｈ）に示すように、３００ｍ ｊ ／
ｃ ｍ ２で圧延銅箔３に密着している側のレジスト
１３をコンタクト露光した。
ｃ ｍ ２で圧延銅箔３に密着している側のレジスト
１３をコンタクト露光した。
引続き、第２図（ｉ）に示すように、１％炭酸ソーダ水
溶液で現像し、水洗シャワーした。
溶液で現像し、水洗シャワーした。
その後、第２図（ｊ）に示すように、３０％塩化第２鉄
で不要な圧延銅箔３をエツチング除去し、水洗シャワー
してリード１４を形成した。
で不要な圧延銅箔３をエツチング除去し、水洗シャワー
してリード１４を形成した。
最後に、第２図（ｋ）に示すように、３％苛性ソーダ水
溶液で両面のレジストを剥離させ、水洗シャワーして所
望のＴＡＢテープを作成した。
溶液で両面のレジストを剥離させ、水洗シャワーして所
望のＴＡＢテープを作成した。
一方、第１図に示すように、予めパッシベーション８が
表面にかかった半導体素子６のアルミ電極７上に、電解
めっき法で高さ１５μｍの金製突起電極９を形成した。
表面にかかった半導体素子６のアルミ電極７上に、電解
めっき法で高さ１５μｍの金製突起電極９を形成した。
そこで、この金製突起電極つと、圧延銅箔３で出来たリ
ード４表面に、Ｓｎ ： Ｐｂ＝６０ ： ４０の半田
を１μｍ付けたＴＡＢテープの接続位置とを粗位置合わ
せして、金製突起電極９をリード４のポリイミド５が除
去されている穴にはめ゛込み、２５０℃、２ｋｇ／ｃｍ
２．１秒の条件で熱圧着することにより、第１図に示す
ような半導体装置の構造を作った。
ード４表面に、Ｓｎ ： Ｐｂ＝６０ ： ４０の半田
を１μｍ付けたＴＡＢテープの接続位置とを粗位置合わ
せして、金製突起電極９をリード４のポリイミド５が除
去されている穴にはめ゛込み、２５０℃、２ｋｇ／ｃｍ
２．１秒の条件で熱圧着することにより、第１図に示す
ような半導体装置の構造を作った。
なおこの時、加圧力を極端にあげても、ポリイミド４と
パッシベーション８で圧延銅箔３と半導体素子５の最小
間隔が規定され、かつ、応力も緩和されるため、金製突
起電極 うことはなく、またアルミ電極７下にクラックが発生す
ることもなかった。
パッシベーション８で圧延銅箔３と半導体素子５の最小
間隔が規定され、かつ、応力も緩和されるため、金製突
起電極 うことはなく、またアルミ電極７下にクラックが発生す
ることもなかった。
第３図は本発明の第２の実施例の断面図、第４図は第２
の実施例の実装基板への実装例の断面図である。
の実施例の実装基板への実装例の断面図である。
第３図において、１は７５μｍ厚のポリイドテープ、２
は接着剤、３は３５μｍ厚の圧延銅箔で、３層構造のＴ
ＡＢテープを形作っている。なお、圧延銅箔３で出来て
いるリード４は、１μｍ厚の共晶半田めっきが施されて
いる。５は５μｍ厚のポリイミドで、圧延銅箔３に密着
している。
は接着剤、３は３５μｍ厚の圧延銅箔で、３層構造のＴ
ＡＢテープを形作っている。なお、圧延銅箔３で出来て
いるリード４は、１μｍ厚の共晶半田めっきが施されて
いる。５は５μｍ厚のポリイミドで、圧延銅箔３に密着
している。
６は半導体素子で、その表面に接続用電極として１μｍ
厚のアルミ電極７が配置され、また、半導体素子６の保
護膜としてアルミ電［７以外の表面にパッシベーション
８が最大２μｍ厚でコートされている。更に、アルミ電
極７上に高さ１５μｍの半田製突起電極１つが形成され
ており、３層構造のＴＡＢテープ上の圧延銅箔３と電気
的並びに物理的に接続が取られている。
厚のアルミ電極７が配置され、また、半導体素子６の保
護膜としてアルミ電［７以外の表面にパッシベーション
８が最大２μｍ厚でコートされている。更に、アルミ電
極７上に高さ１５μｍの半田製突起電極１つが形成され
ており、３層構造のＴＡＢテープ上の圧延銅箔３と電気
的並びに物理的に接続が取られている。
なお、本実施例のポリイミド５は、半田製突起電極１９
がはまり込むところ以外に、半導体素子６を実装基板１
５に実装するさい接続するリードの部分（以後ＯＬＢ部
分と記す）１７も除去されている。そこで第４図のよう
に、３層構造のＴＡＢの部分はまったく含まない、ＯＬ
Ｂ部分１７の外周部で半導体装置を切り離し、ＯＬＢ部
分１７を使用して、半導体素子６を実装する実装基板１
５の導体パターン１６に本実施例の半導体素子６を熱圧
着して、電気的並びに物理的に接続することが出来る。
がはまり込むところ以外に、半導体素子６を実装基板１
５に実装するさい接続するリードの部分（以後ＯＬＢ部
分と記す）１７も除去されている。そこで第４図のよう
に、３層構造のＴＡＢの部分はまったく含まない、ＯＬ
Ｂ部分１７の外周部で半導体装置を切り離し、ＯＬＢ部
分１７を使用して、半導体素子６を実装する実装基板１
５の導体パターン１６に本実施例の半導体素子６を熱圧
着して、電気的並びに物理的に接続することが出来る。
本実施例では、半導体素子６とＴＡＢテープの熱圧着の
際、温度を上げたり、時間を延ばしたりしても、アルミ
電極７の半田突起電極１９がり−ド４上を流れ出したり
することがながったので、ポリイミド５が半田の流動防
止になるという利点がある。
際、温度を上げたり、時間を延ばしたりしても、アルミ
電極７の半田突起電極１９がり−ド４上を流れ出したり
することがながったので、ポリイミド５が半田の流動防
止になるという利点がある。
また第４図のように、３層構造のＴＡＢを除いた状態で
半導体装置を実装基板１５に実装すると、リード間の電
流リークの原因となる接着剤がなくなるため、ＴＡＢを
用いた半導体装置の品質が向上するという利点もある。
半導体装置を実装基板１５に実装すると、リード間の電
流リークの原因となる接着剤がなくなるため、ＴＡＢを
用いた半導体装置の品質が向上するという利点もある。
以上説明したように本発明は、ＴＡＢテープの０
デバイス孔中のリードが大部分有機被膜でサポートし、
かつ有機被膜の厚さは、半導体素子の電極上の突起電極
より薄くすることにより、リードの位置ずれ並びに変形
の発生を防き、かつ、リートと半導体素子間で短絡の発
生をも防ぎ、また、リードと半導体素子か適正な間隔を
保てるという効果もある。
かつ有機被膜の厚さは、半導体素子の電極上の突起電極
より薄くすることにより、リードの位置ずれ並びに変形
の発生を防き、かつ、リートと半導体素子間で短絡の発
生をも防ぎ、また、リードと半導体素子か適正な間隔を
保てるという効果もある。
その上、半導体素子と接続されるリード部分近傍では接
続部分のみ有機被膜が除去されているため、半導体素子
の突起電極をはめ込むだけて位置合わせが済むという効
果もある。
続部分のみ有機被膜が除去されているため、半導体素子
の突起電極をはめ込むだけて位置合わせが済むという効
果もある。
また、半導体素子上も有機被膜が存在することにより、
半導体素子へのタメーシ防御の役割も果たすという効果
がある。
半導体素子へのタメーシ防御の役割も果たすという効果
がある。
そのほか、半導体素子の突起電極か半田の際は、有機被
膜か壁となることにより、半田のり−１〜側への流出を
防ぐという効果もある。
膜か壁となることにより、半田のり−１〜側への流出を
防ぐという効果もある。
また、有機被膜の除去箇所が、半導体装置を実装する基
板と接続されるリード部分も除去した際は、半導体装置
を実装基板実装後にはＴＡＢテープの接着剤を含む箇所
が残らず、電流リークの問題がなくなるという効果もあ
る。
板と接続されるリード部分も除去した際は、半導体装置
を実装基板実装後にはＴＡＢテープの接着剤を含む箇所
が残らず、電流リークの問題がなくなるという効果もあ
る。
第１図は本発明の第１の実施例の断面図、第２図（ａ）
〜（１（）は本発明の第１の実施例の製造方法を説明す
る工程順に示した断面図、第３図は本発明の第２の実施
例の断面図、第４図は第２の実施例の実装基板への実施
例の断面図である。 １・・・ポリイミドテープ、２・・・接着剤、３・・・
圧延銅箔、４．１４・ リード、５・・・ポリイミド、
６・・・半導体素子、７・・・アルミ電極、８・・パッ
シベーション、９・・・金製突起電極、１０・・・デバ
イス孔、１１・感光性ポリイミド、１２・・・感光済み
のポリイミド、１３・・・レジスト、１５・・・実装基
板、１６・導体パターン、１７・ＯＬ ８部分、］９・
・半田製突起電極。
〜（１（）は本発明の第１の実施例の製造方法を説明す
る工程順に示した断面図、第３図は本発明の第２の実施
例の断面図、第４図は第２の実施例の実装基板への実施
例の断面図である。 １・・・ポリイミドテープ、２・・・接着剤、３・・・
圧延銅箔、４．１４・ リード、５・・・ポリイミド、
６・・・半導体素子、７・・・アルミ電極、８・・パッ
シベーション、９・・・金製突起電極、１０・・・デバ
イス孔、１１・感光性ポリイミド、１２・・・感光済み
のポリイミド、１３・・・レジスト、１５・・・実装基
板、１６・導体パターン、１７・ＯＬ ８部分、］９・
・半田製突起電極。
Claims (1)
- 【特許請求の範囲】 １、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎ
ｇ）を用いた半導体装置の構造において、有機物で出来
たベーステープと、接着剤と、銅箔の３層構造からなる
ＴＡＢテープで、半導体素子を接続させるため前記ベー
ステープと前記接着剤を貫いて開けられたデバイス孔中
に延在する、前記半導体素子と接続するために設けられ
た前記銅箔で作られたリードの、前記半導体素子と接続
される側の、前記半導体素子と接続される前記リード部
分を除いて、前記デバイス孔中全面に、前記半導体素子
の接続用電極部上に設けられた導電体の突起電極の突起
厚より薄い有機被膜が形成された前記ＴＡＢテープの、
前記有機被膜が除去された前記リード部分と、前記半導
体素子とを、前記突起電極を介して接続したことを特徴
とする半導体装置の構造。 ２、請求項１記載の半導体装置の構造において、前記デ
バイス孔中の前記有機被膜の除去箇所が、前記半導体素
子と接続される前記リード部分だけでなく、前記半導体
装置を実装する実装基板と接続される前記リード部分も
除去されたことを特徴とする半導体装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016860A JPH03220740A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016860A JPH03220740A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220740A true JPH03220740A (ja) | 1991-09-27 |
Family
ID=11927973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016860A Pending JPH03220740A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220740A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647528A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPH02215145A (ja) * | 1989-02-16 | 1990-08-28 | Furukawa Electric Co Ltd:The | テープキャリアの製造方法 |
| JPH0393247A (ja) * | 1989-09-05 | 1991-04-18 | Nitto Denko Corp | バンプ付フィルムキャリア |
-
1990
- 1990-01-25 JP JP2016860A patent/JPH03220740A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647528A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPH02215145A (ja) * | 1989-02-16 | 1990-08-28 | Furukawa Electric Co Ltd:The | テープキャリアの製造方法 |
| JPH0393247A (ja) * | 1989-09-05 | 1991-04-18 | Nitto Denko Corp | バンプ付フィルムキャリア |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753746B2 (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| US4048438A (en) | Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips | |
| US6510976B2 (en) | Method for forming a flip chip semiconductor package | |
| JPS6231819B2 (ja) | ||
| US5965944A (en) | Printed circuit boards for mounting a semiconductor integrated circuit die | |
| JPH0357617B2 (ja) | ||
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH03220740A (ja) | 半導体装置の構造 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP3925449B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JPS61210649A (ja) | 半導体装置の製造方法 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| JPH10223696A (ja) | Ｔａｂテープおよびその製造方法 | |
| JP3304447B2 (ja) | 電子部品搭載用基板 | |
| JPS6091656A (ja) | 半導体装置の製造方法 | |
| JP2515657Y2 (ja) | タブテープ | |
| JPH08293576A (ja) | リードフレームおよびその製造方法 | |
| JP3395556B2 (ja) | Ｔａｂテープ及びその製造方法 | |
| JP2003303863A (ja) | 配線板及びその製造方法、ならびに配線板を用いた半導体装置の製造方法 | |
| JPH0244145B2 (ja) |