JPH03220748A - 半導体装置における素子分離方法 - Google Patents
半導体装置における素子分離方法Info
- Publication number
- JPH03220748A JPH03220748A JP1749790A JP1749790A JPH03220748A JP H03220748 A JPH03220748 A JP H03220748A JP 1749790 A JP1749790 A JP 1749790A JP 1749790 A JP1749790 A JP 1749790A JP H03220748 A JPH03220748 A JP H03220748A
- Authority
- JP
- Japan
- Prior art keywords
- region
- isolation
- element isolation
- semiconductor device
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特にその素子
分離に関するものである。
分離に関するものである。
第２図（ａ）および第２図（ｂ）は、従来の半導体装置
における素子分離方法を説明するための半導体装置の断
面図であり、１はシリコン基板、２はシリコン酸化膜、
３はポリシリコン膜、４はシリコン窒化膜、５は素子領
域部分、６はフォトレジスト、７は素子分離領域部分、
８は素子間寄生チャンネル防止用のイオン、９は素子分
離用のシリコン酸化膜、１０はイオン拡散領域である。
における素子分離方法を説明するための半導体装置の断
面図であり、１はシリコン基板、２はシリコン酸化膜、
３はポリシリコン膜、４はシリコン窒化膜、５は素子領
域部分、６はフォトレジスト、７は素子分離領域部分、
８は素子間寄生チャンネル防止用のイオン、９は素子分
離用のシリコン酸化膜、１０はイオン拡散領域である。
まず、シリコン基板１上に下地の酸化薄膜であるシリコ
ン酸化膜２を形成し、その上にポリシリコン膜３及びシ
リコン窒化膜４を形成する。次いで素子領域部分５をフ
ォトレジスト６でマスクし、素子分離領域部分７のシリ
コン窒化膜４をエツチング除去する。次いで、シリコン
窒化膜４が除去された素子分離領域部分７に素子間寄生
チャネル防止用のイオン８を注入する。素子間寄生チャ
ネル防止用のイオン８には、たとえばボロンを用いる。
ン酸化膜２を形成し、その上にポリシリコン膜３及びシ
リコン窒化膜４を形成する。次いで素子領域部分５をフ
ォトレジスト６でマスクし、素子分離領域部分７のシリ
コン窒化膜４をエツチング除去する。次いで、シリコン
窒化膜４が除去された素子分離領域部分７に素子間寄生
チャネル防止用のイオン８を注入する。素子間寄生チャ
ネル防止用のイオン８には、たとえばボロンを用いる。
これは、半導体素子同士が電気的につながるのを防止す
るためのものである。
るためのものである。
その後、フォトレジスト６を除去し、素子領域部分５に
残っているシリコン窒化膜４をマスクとし、素子分離領
域部分７の下地ポリシリコン膜３を酸化して素子分離用
のシリコン酸化膜９を形戒する。
残っているシリコン窒化膜４をマスクとし、素子分離領
域部分７の下地ポリシリコン膜３を酸化して素子分離用
のシリコン酸化膜９を形戒する。
次いで、シリコン窒化膜４を熱燐酸等でウェット処理し
除去した後、素子領域部分５のポリシリコン膜３をたと
えばフレオンガスのドライエツチングを用いて除去し、
さらに下地酸化薄膜２をたとえば１０％０％フッ素水溶
液を用いてエツチング除去する。すると、素子領域部分
５のシリコン基板１が露出する。こうして素子分離が達
成される。
除去した後、素子領域部分５のポリシリコン膜３をたと
えばフレオンガスのドライエツチングを用いて除去し、
さらに下地酸化薄膜２をたとえば１０％０％フッ素水溶
液を用いてエツチング除去する。すると、素子領域部分
５のシリコン基板１が露出する。こうして素子分離が達
成される。
しかしながら、従来の素子分離方法においては、素子分
離領域部分７でのシリコン酸化膜９の形成時に、イオン
８が拡散し、イオン拡散領域１０が形成される。このよ
うな状態で、たとえばトランジスタを形威した場合、ト
ランジスタの幅がこのイオン拡散領域１０により制限さ
れてしまうという問題がある。
離領域部分７でのシリコン酸化膜９の形成時に、イオン
８が拡散し、イオン拡散領域１０が形成される。このよ
うな状態で、たとえばトランジスタを形威した場合、ト
ランジスタの幅がこのイオン拡散領域１０により制限さ
れてしまうという問題がある。
この発明は上記のような問題点を解決するためになされ
たもので、イオン拡散領域の拡がりを抑えることができ
る半導体装置における素子分離方法を提供することを目
的とする。
たもので、イオン拡散領域の拡がりを抑えることができ
る半導体装置における素子分離方法を提供することを目
的とする。
本発明に係る半導体装置における素子分離方法は、イオ
ン拡散領域をフォトマスクを用いて、その寸法をあらか
しめ縮小しておき、イオン注入後に素子分離領域部分を
拡大するようにしたものである。
ン拡散領域をフォトマスクを用いて、その寸法をあらか
しめ縮小しておき、イオン注入後に素子分離領域部分を
拡大するようにしたものである。
この発明においては、イオン拡散領域をフォトマスクを
用い、その寸法をあらかじめ縮小しておき、イオン注入
後に素子分離領域部分を拡大するようにしたので、イオ
ン拡散領域の幅が縮小される効果がある。
用い、その寸法をあらかじめ縮小しておき、イオン注入
後に素子分離領域部分を拡大するようにしたので、イオ
ン拡散領域の幅が縮小される効果がある。
以下、この発明の一実施例を図について説明する。
第１図（ａ）ないしくＣ）はこの発明の一実施例による
半導体装置における素子分離方法を示す断面図であり、
図において、第２図と同一符号は同一または相当部分を
示し、１１はフォトマスク、１２は素子分離幅拡大領域
である。
半導体装置における素子分離方法を示す断面図であり、
図において、第２図と同一符号は同一または相当部分を
示し、１１はフォトマスク、１２は素子分離幅拡大領域
である。
まず、シリコン基板１上に下地の酸化薄膜であるシリコ
ン酸化薄膜２を形威し、その上にポリシリコン膜３、シ
リコン窒化膜４を形成する（各工程は図示せず）。
ン酸化薄膜２を形威し、その上にポリシリコン膜３、シ
リコン窒化膜４を形成する（各工程は図示せず）。
次いで、素子領域部分５をフォトレジスト６でマスクし
、素子分離領域部分７の窒化膜４をエツチング除去する
。この際、イオン拡散領域１０の拡がりを考慮し、フォ
トマスク１１を用い素子分離領域部分７の寸法を縮小す
る（第１図（ａ））。
、素子分離領域部分７の窒化膜４をエツチング除去する
。この際、イオン拡散領域１０の拡がりを考慮し、フォ
トマスク１１を用い素子分離領域部分７の寸法を縮小す
る（第１図（ａ））。
次いで、シリコン窒化膜４が除去された素子分離領域部
分７に素子間寄生チャネル防止用のイオン８を注入する
。
分７に素子間寄生チャネル防止用のイオン８を注入する
。
そして、この後、フォトレジスト６をマスクとし、フレ
オンガス等による等方性エツチングにより、シリコン窒
化膜４をエツチングし、素子分離幅拡大領域１２を形成
する（第１図（ｂ））。
オンガス等による等方性エツチングにより、シリコン窒
化膜４をエツチングし、素子分離幅拡大領域１２を形成
する（第１図（ｂ））。
その後、フォトレジスト６を除去しく工程図示せず）、
素子領域部分５に残っているシリコン窒化膜６をマスク
とし、素子分離領域部分７の下地ポリシリコン３を酸化
して素子分離用のシリコン酸化膜９を形成する（第１図
（Ｃ））。
素子領域部分５に残っているシリコン窒化膜６をマスク
とし、素子分離領域部分７の下地ポリシリコン３を酸化
して素子分離用のシリコン酸化膜９を形成する（第１図
（Ｃ））。
このように本実施例による、半導体装置における素子分
離方法によれば、イオン拡散領域１０をフォトマスク１
１を用い、その寸法をあらかじめ縮小しておき、イオン
８を注入した後に素子分離領域部分７を拡大するように
したので、イオン拡散領域１０の幅を縮小できる。
離方法によれば、イオン拡散領域１０をフォトマスク１
１を用い、その寸法をあらかじめ縮小しておき、イオン
８を注入した後に素子分離領域部分７を拡大するように
したので、イオン拡散領域１０の幅を縮小できる。
以上のように、この発明に係る半導体装置における素子
分離方法によれば、イオン注入前に、フォトマスクを用
いて素子分離領域部分を制限し、その後、素子分離領域
部分をエツチングし、拡大するようにしたので、素子分
離用のシリコン酸化膜は従来と同一寸法であっても、イ
オン拡散領域が縮小された半導体装置を得ることができ
るという効果がある。
分離方法によれば、イオン注入前に、フォトマスクを用
いて素子分離領域部分を制限し、その後、素子分離領域
部分をエツチングし、拡大するようにしたので、素子分
離用のシリコン酸化膜は従来と同一寸法であっても、イ
オン拡散領域が縮小された半導体装置を得ることができ
るという効果がある。
第１図（ａ）ないしくＣ）はこの発明の一実施例を説明
するための半導体装置の断面図、第２図（ａ）及び（ｂ
）は従来の半導体装置における素子分離方法を説明する
ための断面図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はポリシリコン膜、４はシリコン窒化膜、５は素子領
域部分、６はフォトレジスト、７は素子分離領域部分、
８は素子間寄生チャネル防止用イオン、９は素子分離用
シリコン酸化膜、１０はイオン拡散領域、１１はフォト
マスク、１２は素子分離巾拡大領域である。 なお図中同一符号は同−又は相当部分を示す。
するための半導体装置の断面図、第２図（ａ）及び（ｂ
）は従来の半導体装置における素子分離方法を説明する
ための断面図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はポリシリコン膜、４はシリコン窒化膜、５は素子領
域部分、６はフォトレジスト、７は素子分離領域部分、
８は素子間寄生チャネル防止用イオン、９は素子分離用
シリコン酸化膜、１０はイオン拡散領域、１１はフォト
マスク、１２は素子分離巾拡大領域である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体装置における素子分離方法において、予め
フォトマスクにより縮小されたエッチング領域にアイソ
レーション注入し、 その後、窒化膜の開口部が設計寸法になるまで等方性エ
ッチングを行うことにより、 フィールド酸化膜の分離巾とアイソレーションの分離巾
とを一致させるようにしたことを特徴とする半導体装置
における素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1749790A JPH03220748A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置における素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1749790A JPH03220748A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置における素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220748A true JPH03220748A (ja) | 1991-09-27 |
Family
ID=11945634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1749790A Pending JPH03220748A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置における素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687367B2 (en) | 2005-02-04 | 2010-03-30 | Yamaha Corporation | Manufacture method for semiconductor device having field oxide film |
-
1990
- 1990-01-25 JP JP1749790A patent/JPH03220748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687367B2 (en) | 2005-02-04 | 2010-03-30 | Yamaha Corporation | Manufacture method for semiconductor device having field oxide film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63198323A (ja) | 半導体装置およびその製造方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| JPS61141151A (ja) | Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| JPH03220748A (ja) | 半導体装置における素子分離方法 | |
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| JP3143366B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPH0341763A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPS62173763A (ja) | 半導体装置の製造方法 | |
| JP2917696B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH04152549A (ja) | 半導体装置の製造方法 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| JPH10135323A (ja) | 半導体装置及びその製造方法 | |
| JPH05267325A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPH04348039A (ja) | 半導体装置の製造方法 | |
| JPH04103126A (ja) | 半導体装置の素子分離方法 | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPS61295653A (ja) | Ｃｍｏｓ半導体集積回路装置の製造方法 | |
| JPS62128542A (ja) | 半導体装置の製造方法 | |
| JPH02181963A (ja) | 半導体装置の製造方法 | |
| JPS62166565A (ja) | 半導体装置の製造方法 | |
| JPH0480927A (ja) | 半導体装置の製造方法 |