JPH03220764A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03220764A JPH03220764A JP1686190A JP1686190A JPH03220764A JP H03220764 A JPH03220764 A JP H03220764A JP 1686190 A JP1686190 A JP 1686190A JP 1686190 A JP1686190 A JP 1686190A JP H03220764 A JPH03220764 A JP H03220764A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- polycrystalline silicon
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にコンデンサ
を具備した半導体装置の製造方法に関する。
を具備した半導体装置の製造方法に関する。
従来のこの種の技術としては、第３図に示した断面図の
ように、Ｎ型エピタキシャル層１にＮ型拡散層１３を形
成した後、Ｎ型拡散層１３上に３００人の厚さの酸化膜
１４を形成し、この酸化膜１４上に１０００人の厚さの
窒化ケイ素膜３を形威し、この酸化膜１４および窒化ケ
イ素Ｉｌ！３を誘電体膜とし、Ｎ型拡散層１３．Ｎ型拡
散層１３に形成されたコンタクト用のＮ＋型型数散層１
５Ｎ＋型拡散層１５上部の多結晶シリコン膜４．および
Ｎ＋型型数散層１５多結晶シリコン膜４を介して接続す
るアルミニウム電極８とを下部電極とし、誘電体膜上に
形成された多結晶シリコン膜４、および誘電体膜上の多
結晶シリコン膜４上に形成されたアルミニウム電極８ａ
とを上部電極として、コンデンサを形成していた。
ように、Ｎ型エピタキシャル層１にＮ型拡散層１３を形
成した後、Ｎ型拡散層１３上に３００人の厚さの酸化膜
１４を形成し、この酸化膜１４上に１０００人の厚さの
窒化ケイ素膜３を形威し、この酸化膜１４および窒化ケ
イ素Ｉｌ！３を誘電体膜とし、Ｎ型拡散層１３．Ｎ型拡
散層１３に形成されたコンタクト用のＮ＋型型数散層１
５Ｎ＋型拡散層１５上部の多結晶シリコン膜４．および
Ｎ＋型型数散層１５多結晶シリコン膜４を介して接続す
るアルミニウム電極８とを下部電極とし、誘電体膜上に
形成された多結晶シリコン膜４、および誘電体膜上の多
結晶シリコン膜４上に形成されたアルミニウム電極８ａ
とを上部電極として、コンデンサを形成していた。
一方、組立用のボンディングパッド１１のアルミニウム
膜は、眉間絶縁膜である窒化ケイ素膜９上に形成されて
いた。また、ボンディング時に下部に歪を与えても半導
体特性に影響が出ないように、ボンディングパッド１１
直下にはデバイスを形成せずに、これはＮ型エピタキシ
ャル層１に設けられたＰ型拡散層１２およびその上に設
けられたフィールド酸化膜２等からなる素子分離領域上
に形成されていた。
膜は、眉間絶縁膜である窒化ケイ素膜９上に形成されて
いた。また、ボンディング時に下部に歪を与えても半導
体特性に影響が出ないように、ボンディングパッド１１
直下にはデバイスを形成せずに、これはＮ型エピタキシ
ャル層１に設けられたＰ型拡散層１２およびその上に設
けられたフィールド酸化膜２等からなる素子分離領域上
に形成されていた。
上述した従来のコンデンサを具備した半導体装置は、誘
電体膜に薄い酸化膜と窒化ケイ素膜を用いており、電極
のアルミニウム膜を取り除いても多結晶シリコン膜が有
るため、その上部にボンデングパッドを設け、ボンデン
グ工程等で生じた歪により誘電体膜にクラックが生じた
場合、多結晶シリコン膜ともう一方の電極であるＮ型拡
散層とが短絡しやすくなる。
電体膜に薄い酸化膜と窒化ケイ素膜を用いており、電極
のアルミニウム膜を取り除いても多結晶シリコン膜が有
るため、その上部にボンデングパッドを設け、ボンデン
グ工程等で生じた歪により誘電体膜にクラックが生じた
場合、多結晶シリコン膜ともう一方の電極であるＮ型拡
散層とが短絡しやすくなる。
特に、マスタースライス品のように配線工程でボンディ
ングパッドの数や位置を変える場合にも、不用なコンデ
ンサの上部にボンディングパッドを形成できず、そのた
めボンディングパッドは半導体チップの外周部に形成す
ることになり、その分だけチップサイズが大きくなると
いう欠点がある。
ングパッドの数や位置を変える場合にも、不用なコンデ
ンサの上部にボンディングパッドを形成できず、そのた
めボンディングパッドは半導体チップの外周部に形成す
ることになり、その分だけチップサイズが大きくなると
いう欠点がある。
本発明の半導体装置の製造方法は、絶縁膜上に多結晶シ
リコン膜を堆積する工程、多結晶シリコン膜上に絶縁膜
を形成する工程、イオン注入により多結晶シリコン膜に
不純物を導入しアニールする工程、多結晶シリコン膜上
の絶縁膜をコンデンサの誘電体膜とする部分を残してエ
ツチングする工程、多結晶シリコン膜をエツチングして
誘電体膜の下と引き出し部に多結晶シリコン膜を残して
コンデンサの下部電極を形成する工程、全面に第１の金
属膜を形成する工程、第１の金属膜のエツチングにより
第１層目の金属配線とコンデンサとして使用する誘電体
膜上に上部電極としての金属電極を形成するとともにコ
ンデンサとして使用する誘電体膜の下の多結晶シリコン
膜の引き出し部に下部電極としての金属電極を形成する
工程、全面に層間絶縁膜を形成しスルーホールを形成す
る工程と、全面に第２の金属膜を形成する工程、第２の
金属膜のエツチングにより第２層目の金属配線と少なく
とも１つのコンデンサとして使用しない誘電体膜上に眉
間絶縁膜を介してボンディングパッドとを形成する工程
とを有している。
リコン膜を堆積する工程、多結晶シリコン膜上に絶縁膜
を形成する工程、イオン注入により多結晶シリコン膜に
不純物を導入しアニールする工程、多結晶シリコン膜上
の絶縁膜をコンデンサの誘電体膜とする部分を残してエ
ツチングする工程、多結晶シリコン膜をエツチングして
誘電体膜の下と引き出し部に多結晶シリコン膜を残して
コンデンサの下部電極を形成する工程、全面に第１の金
属膜を形成する工程、第１の金属膜のエツチングにより
第１層目の金属配線とコンデンサとして使用する誘電体
膜上に上部電極としての金属電極を形成するとともにコ
ンデンサとして使用する誘電体膜の下の多結晶シリコン
膜の引き出し部に下部電極としての金属電極を形成する
工程、全面に層間絶縁膜を形成しスルーホールを形成す
る工程と、全面に第２の金属膜を形成する工程、第２の
金属膜のエツチングにより第２層目の金属配線と少なく
とも１つのコンデンサとして使用しない誘電体膜上に眉
間絶縁膜を介してボンディングパッドとを形成する工程
とを有している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は、本発明の第１の実施例を説明
するための半導体チップの工程順断面図である。
するための半導体チップの工程順断面図である。
まず、第１図（ａ＞に示すように、Ｎ型エピタキシャル
層ｌ上にフィールド酸化膜２を形成し、フィールド酸化
膜２上に窒化ケイ素膜３をたとえば１０００人成長した
後、全面に多結晶シリコン膜４をたとえば１５００人成
長する。
層ｌ上にフィールド酸化膜２を形成し、フィールド酸化
膜２上に窒化ケイ素膜３をたとえば１０００人成長した
後、全面に多結晶シリコン膜４をたとえば１５００人成
長する。
次に、第１図（ｂ）に示すように、多結晶シリコン膜４
上に酸化膜５をたとえば９５０’Ｃ，スチーム５分で３
００人成長した後、例えば砒素を加速エネルギーＥ＝７
０ｋｅＶ、ドース量Φ−１〆１０ ”ｃ ｍ−２で注入
し、９５０℃のＮ２中で６０分アニールを行なう。この
時、同時にＮＰＮＩ〜ランシスタのエミ・ツタを形成し
てもよい、次に、酸化膜５上に窒化ケイ素膜６をたとえ
は５００人の厚さ成長した後、フォトリソグラフィ技術
により酸化膜５」二のコンデンサの誘電体膜を形成する
部分のみに窒化ケイ素膜６を残して他は取り除く。
上に酸化膜５をたとえば９５０’Ｃ，スチーム５分で３
００人成長した後、例えば砒素を加速エネルギーＥ＝７
０ｋｅＶ、ドース量Φ−１〆１０ ”ｃ ｍ−２で注入
し、９５０℃のＮ２中で６０分アニールを行なう。この
時、同時にＮＰＮＩ〜ランシスタのエミ・ツタを形成し
てもよい、次に、酸化膜５上に窒化ケイ素膜６をたとえ
は５００人の厚さ成長した後、フォトリソグラフィ技術
により酸化膜５」二のコンデンサの誘電体膜を形成する
部分のみに窒化ケイ素膜６を残して他は取り除く。
次に、第１図（Ｃ）に示すように、フォトレジスト膜７
を用いてコンデンサの下部電極およびそれの引き出し部
を形成する多結晶シリコン膜４と酸化膜５とを残し、他
の部分の多結晶シリコン膜４と酸化膜５とを取り除く。
を用いてコンデンサの下部電極およびそれの引き出し部
を形成する多結晶シリコン膜４と酸化膜５とを残し、他
の部分の多結晶シリコン膜４と酸化膜５とを取り除く。
その後、フォトレジスト膜７を除去し、弗酸等で多結晶
シリコン膜４上に残留、露出した酸化膜５を取り除き、
多結晶シリコン膜４による下部電極の引き出し部を形成
する。
シリコン膜４上に残留、露出した酸化膜５を取り除き、
多結晶シリコン膜４による下部電極の引き出し部を形成
する。
次に一第１図（ｄ）に示すように、第１のアルミニウム
膜を全面に形成した後、フォトリソグラフィ技術により
第１のアルミニウム膜をエツチングし、コ〉・テンプを
形成する部分において、コンデンサの」一部電極となる
アルミニウム電極８ａと下部電極である多結晶シリコン
膜４の引き出し部と接続するアルミニ１７ム電極８とを
同時に形成する。この時、マスタースライス品等の場合
、同時に第１層目のアルミニウム配線層（図示せず）を
形成してもよい。
膜を全面に形成した後、フォトリソグラフィ技術により
第１のアルミニウム膜をエツチングし、コ〉・テンプを
形成する部分において、コンデンサの」一部電極となる
アルミニウム電極８ａと下部電極である多結晶シリコン
膜４の引き出し部と接続するアルミニ１７ム電極８とを
同時に形成する。この時、マスタースライス品等の場合
、同時に第１層目のアルミニウム配線層（図示せず）を
形成してもよい。
次に、第１図（ｅ）にしめずように、層間絶縁Ｍ １０
としてたとえばプラズマ窒化ケイ素膜を１μｍ成長する
。なお、平坦化のため、さらにシリカカラス膜等を形成
し、多層膜からなる層間絶縁膜］０を形成してもよい。
としてたとえばプラズマ窒化ケイ素膜を１μｍ成長する
。なお、平坦化のため、さらにシリカカラス膜等を形成
し、多層膜からなる層間絶縁膜］０を形成してもよい。
続いて、フォトリソグラフィ技術により、層間絶縁膜１
０の所定の位置にスルーホール（図示せず）を形成する
。
０の所定の位置にスルーホール（図示せず）を形成する
。
次に、第２のアルミニウム膜を全面に形成した後、フォ
トリソグラフィ技術により第２のアルミニウム膜をエツ
チングし、コ〉・テンプを形成しない多結晶シリコン膜
４上の層間絶縁膜１０上にボンディングパッド１１を形
成するにの時、マスタースライス品等の場合、同時に第
２層目のアルミニウム配線層（図示せず）を形成するこ
ともできる。
トリソグラフィ技術により第２のアルミニウム膜をエツ
チングし、コ〉・テンプを形成しない多結晶シリコン膜
４上の層間絶縁膜１０上にボンディングパッド１１を形
成するにの時、マスタースライス品等の場合、同時に第
２層目のアルミニウム配線層（図示せず）を形成するこ
ともできる。
第２図（ａ）〜（ｃ）は、本発明の第２の実施例を説明
するための工程順断面図である６まず、第２図（ａ）に
示すように、Ｎ型エピタキシャル層］上にフィールド酸
化膜２を形成し、フィールド酸化膜２」二に窒化ケイ素
膜３をたとえば１０００人成長した後、全面に多結晶シ
リコン膜４をたとえば１５００人成長する。
するための工程順断面図である６まず、第２図（ａ）に
示すように、Ｎ型エピタキシャル層］上にフィールド酸
化膜２を形成し、フィールド酸化膜２」二に窒化ケイ素
膜３をたとえば１０００人成長した後、全面に多結晶シ
リコン膜４をたとえば１５００人成長する。
続いて、多結晶シリコン膜４上に薄い酸化膜５を成長し
た後、例えば砒素を加速エネルギーＥ７０ ｋ ｅ Ｖ
、 ドース量Φ−Ｉ Ｘ １０１６ｃｍ−２で注入
し、９５０℃のＮ２中で６０分アニールを行なう。この
時、同時にＮＰＮ）ランジスタのエミッタを形成しても
よい。
た後、例えば砒素を加速エネルギーＥ７０ ｋ ｅ Ｖ
、 ドース量Φ−Ｉ Ｘ １０１６ｃｍ−２で注入
し、９５０℃のＮ２中で６０分アニールを行なう。この
時、同時にＮＰＮ）ランジスタのエミッタを形成しても
よい。
次に、フ第１・リソグラフィ技術により、酸化膜５のコ
ンデンサの誘電体膜を形成する部分のみを残し、他の部
分は取り除く。
ンデンサの誘電体膜を形成する部分のみを残し、他の部
分は取り除く。
続いて、フォトレジスト膜７を用いてコンデンサの下部
電極およびそれの引き出し部を形成する多結晶シリコン
膜４を残し、他の部分の多結晶シリヨン膜４を取り除く
。
電極およびそれの引き出し部を形成する多結晶シリコン
膜４を残し、他の部分の多結晶シリヨン膜４を取り除く
。
次に、第２図（ｂ）に示すように、フォト−シス１〜膜
７を除去し、第１のアルミニウム膜を全面に形成した後
、フォトリソグラフィ技術により第１のアルミニウム膜
をエツチングし、コンデンサを形成する部分において、
コ〉′テンプの」二部電極となるアルミニウム電極８ａ
と下部電極である多結晶シリコン膜４の引き出し部と接
続するアルミニウム電極８とを同時に形成する。
７を除去し、第１のアルミニウム膜を全面に形成した後
、フォトリソグラフィ技術により第１のアルミニウム膜
をエツチングし、コンデンサを形成する部分において、
コ〉′テンプの」二部電極となるアルミニウム電極８ａ
と下部電極である多結晶シリコン膜４の引き出し部と接
続するアルミニウム電極８とを同時に形成する。
この時、マスタースライス品等の場合、同時に第１層目
のアルミニウム配線層（図示せず）を形成してもよい。
のアルミニウム配線層（図示せず）を形成してもよい。
次に、第２図（ｃ）に示すように、層間絶縁膜１０とし
てたとえばプラズマ窒化ケイ素膜を１μｍ成長する。な
お、平坦化のため、さらにシリカガラス膜等を形成し、
多層膜からなる層間絶縁膜１０を形成してもよい。続い
て、フォトリソグラフィ技術により、層間絶縁膜１０の
所定の位置にスルーホールく図示せず）を形成する。
てたとえばプラズマ窒化ケイ素膜を１μｍ成長する。な
お、平坦化のため、さらにシリカガラス膜等を形成し、
多層膜からなる層間絶縁膜１０を形成してもよい。続い
て、フォトリソグラフィ技術により、層間絶縁膜１０の
所定の位置にスルーホールく図示せず）を形成する。
次に、第２のアルミニウム膜を全面に形成した０
後、フォトリソグラフィ技術により第２のアルミニ今ム
膜をエツチングし、コンデ〉・ザを形成しない多結晶シ
リコン膜４上の層間絶縁膜１０上にボンディングパッド
１１を形成する。この時、マスタースライス品等の場合
、同時に第２層目のアルミニ９ム配線層（図示せず）を
形成することもできる。
膜をエツチングし、コンデ〉・ザを形成しない多結晶シ
リコン膜４上の層間絶縁膜１０上にボンディングパッド
１１を形成する。この時、マスタースライス品等の場合
、同時に第２層目のアルミニ９ム配線層（図示せず）を
形成することもできる。
本実施例では、コンデンサの誘電体膜が薄い酸化膜５の
みであるため、単位面積あたりの容量を大きくできる利
点があり、コンデンサの大きさをボンデングパッドの大
きさに統一しても、十分な容量を持つことができる。
みであるため、単位面積あたりの容量を大きくできる利
点があり、コンデンサの大きさをボンデングパッドの大
きさに統一しても、十分な容量を持つことができる。
以上説明したように本発明は、コンデンサの下部電極に
多結晶シリコンを用いることにより、上部電極の金属電
極が形成されず下部電極の多結晶シリコン膜および誘電
体膜が形成されているコンデンサ上に、眉間絶縁膜を介
してボンデングパッドを形成することが可能となる。
多結晶シリコンを用いることにより、上部電極の金属電
極が形成されず下部電極の多結晶シリコン膜および誘電
体膜が形成されているコンデンサ上に、眉間絶縁膜を介
してボンデングパッドを形成することが可能となる。
これは、このコンデンサ上にボンデングパッドを形成し
、たとえボンデング工程等で生じた歪によりコンデンサ
の誘電体膜等にクラックが生じても、下部電極である多
結晶シリコン膜と短絡する対象が存在しないためである
。
、たとえボンデング工程等で生じた歪によりコンデンサ
の誘電体膜等にクラックが生じても、下部電極である多
結晶シリコン膜と短絡する対象が存在しないためである
。
また、上記のコンデンサ上にボンデングパッドを形成す
ることができることから、ボンデングパッドを半導体チ
ップの周辺部に形成する必然性は無くなり、さらに逆の
見方をすれば、ボンデングパッドを形成しない部分にコ
ンデンサを形成することが可能となる。このことから、
集積度が向上でき、チップサイズを小さくできる効果が
ある。
ることができることから、ボンデングパッドを半導体チ
ップの周辺部に形成する必然性は無くなり、さらに逆の
見方をすれば、ボンデングパッドを形成しない部分にコ
ンデンサを形成することが可能となる。このことから、
集積度が向上でき、チップサイズを小さくできる効果が
ある。
第１図（ａ）〜（ｅ）は本発明の第１の実施例の工程順
断面図、第２図（ａ）〜（ｃ）は本発明の第２の実施例
の工程順断面図、第３図は従来の半導体装置の一例の断
面図である。
断面図、第２図（ａ）〜（ｃ）は本発明の第２の実施例
の工程順断面図、第３図は従来の半導体装置の一例の断
面図である。
Claims (1)
- 【特許請求の範囲】 １、絶縁膜上に多結晶シリコン膜を堆積する工程と、前
記多結晶シリコン膜上に絶縁膜を形成する工程と、イオ
ン注入により前記多結晶シリコン膜に不純物を導入しア
ニールする工程と、前記多結晶シリコン膜上の前記絶縁
膜をコンデンサの誘電体膜とする部分を残してエッチン
グする工程と、前記多結晶シリコン膜をエッチングして
前記コンデンサの誘電体膜の下と引き出し部とに前記多
結晶シリコン膜を残して前記コンデンサの電極を形成す
る工程と、全面に第１の金属膜を形成する工程と、前記
第１の金属膜のエッチングによりコンデンサとして使用
する前記コンデンサの誘電体膜上に上部電極としての金
属電極を形成するとともに前記コンデンサとして使用す
る前記コンデンサの誘電体膜の下の前記多結晶シリコン
膜の前記引き出し部に下部電極としての金属電極を形成
する工程と、全面に層間絶縁膜を形成しスルーホールを
形成する工程と、全面に第２の金属膜を形成する工程と
、前記第２の金属膜のエッチングにより少なくとも１つ
のコンデンサとして使用しない前記コンデンサの誘電体
膜上に前記層間絶縁膜を介してボンディングパッドを形
成する工程と、を有することを特徴とする半導体装置の
製造方法。 ２、コンデンサを有し２層の金属配線層を有すマスター
スライス品において、前記第１の金属膜のエッチングに
より第１層目の金属配線層を形成し、前記第２の金属膜
のエッチングにより第２層目の金属配線層を形成するこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1686190A JPH03220764A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1686190A JPH03220764A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220764A true JPH03220764A (ja) | 1991-09-27 |
Family
ID=11928002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1686190A Pending JPH03220764A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100429792C (zh) * | 2005-11-22 | 2008-10-29 | 上海华虹Nec电子有限公司 | 平板电容、栅极和电阻的形成工艺方法 |
-
1990
- 1990-01-25 JP JP1686190A patent/JPH03220764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100429792C (zh) * | 2005-11-22 | 2008-10-29 | 上海华虹Nec电子有限公司 | 平板电容、栅极和电阻的形成工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222250B1 (en) | Bipolar transistor device and method for manufacturing the same | |
| JP2601136B2 (ja) | 半導体装置の製造方法 | |
| JP3006425B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JP2671312B2 (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| US7772646B2 (en) | Method of manufacturing a semiconductor device and such a semiconductor device | |
| JP2976724B2 (ja) | Ｍｏｓコンデンサを有する半導体装置 | |
| JPH06291262A (ja) | 半導体装置の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JPH04367828A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2611454B2 (ja) | 半導体装置の製造方法 | |
| JPH11233521A (ja) | 半導体装置の製造方法 | |
| JPS62293637A (ja) | 半導体装置の製造方法 | |
| JPS58155739A (ja) | 半導体装置 | |
| JPH1126735A5 (ja) | ||
| JPS63153862A (ja) | 半導体装置の製造方法 | |
| JPH09129884A (ja) | Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0410539A (ja) | 半導体装置の製造方法 | |
| JPH02280321A (ja) | 半導体素子の製造方法 | |
| JPH02165666A (ja) | 半導体装置の製造方法 |