JPH0322146A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は実行マイクロプログラムの全トレース機能をも
つマイクロプログラム制御装置に関する。

（従来の技術） 従来、マイクロプログラムにより制御される装置に於け
るマイクロプログラムのトレース機能は、マイクロプロ
グラムのデバック時又は不具合解析を目的として、マイ
クロアドレスマッチ機能等により、指定されたアドレス
でクロックを止め、それまでに実行されたマイクロプロ
グラムステップを遡って調べるために用意される。

この際、トレースメモリ上には、それまでに実行された
最新の情報がそのメモリ容量分残っているが、それ以前
の情報は更新されてしまっている。

このとき必要な情報は数ステップ〜数十ステップ程度で
あるが、使用するメモリはメモリチップのｉｌｌ位容量
から数キロワード以上のものが多い。

一方、装置の開発時に於いては、システムのテストプロ
グラム等により、もれなく検査ができるか否かを確認す
る必要がある。

そのためには検査対象となるプログラムの実行により、
そのマイクロプログラムの全ステップが実行されている
か否かを検査する必要があるが、トレースメモリの容量
等にも限界があり、このような検査に対しては上記した
ようなマイクロアドレスマッチ機能等による既存のトレ
ース手段を利用することが難しかった。

（発明が解決しようとする課題） 上記したように装置開発時等に於いて、マイクロプログ
ラムの全ステップが実行されているか否かを検査する際
に、従来では有効な検査手段が存在しなかった。

本発明は上記実情に鑑みなされたもので、マイクロプロ
グラムにより制御される装置に於いて、テストプログラ
ム等で、そのマイクロプログラムの全ステップが検査さ
れているか否かをトレースメモリを有効に利用して容易
に確認できるマイクロプログラム制御装置を提供するこ
とを目的とする。

［発明の構成コ （３題を解決するための手段及び作用）本発明は、第１
図に示すように、マイクロブログラムシーケンサ１１，
マイクロプログラムメモリ１２．マイクロインストラク
ションレジスタ１３等からなるマイクロプログラム制御
機構部に、マイクロプログラムをトレースするためのト
レースメモリ１４．トレースメモリアドレスカウンタｌ
５、及びそれらを制御するサービスプロセッサインター
フエイス１６等を備えた装置に於いて、サービスプロセ
ッサ（Ｓ　Ｖ　Ｐ）からの指示に従いトレースメモリが
フルになったことを示す１３号（実施例ではトレースメ
モリアドレスカウンタ１５のキャリーアウト信号ｃｏｐ
）を得る手段と、同信号によりセット状態となる動作ク
ロック停止制御用のフリップフロップと、同フリップフ
ロツブのセット出力によりサービスプロセッサへ割込み
をかける回路とを有して、トレースメモリ１４がフル状
態になる度に上記トレースメモリＩ４に貯えられたトレ
ースデータをサービスプロセッサ（ＳＶＰ）へ取り込む
構或としたもので、これにより、トレースメモリｌ４を
有効に用いてシステムのテストで実行されたマイクロプ
ログラムの全てのステップがトレースでき、そのテスト
により全ステップがテストされているか否かを容易に能
率良くチェックすることができる。

この際、トレースメモリｌ４の容量が極端に小さいとマ
イクロプログラムの全てのステップをトレースするのに
多くの時間を必要とするが、通常用いられるトレースメ
モリは前述したようにメモリチップの単位容量から数キ
ロワード以上のものを使用しており、従ってトレースメ
モリを有効に用いた簡単な構成にてシステムのテストで
実行されたマイクロプログラムの全てのステップのトレ
ースが効率よく実行できる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に於いて、ｌ１はマイクロブログラムシーケンサ
であり、マイクロプログラムメモリ１２のアドレスを制
御する。ｌ２はマイクロプログラムメモリであり、マイ
クロプログラムシーケンサ１１で指定されたアドレスの
データ（マイクロ命令）が読み出される。１３はマイク
ロインストラクションレジスタであり、マイクロプログ
ラムメモリｌ２より読み出された実行すべきマイクロ命
令をセットする。このマイクロインストラクションレジ
スタ１３より出力されるデータ（マイクロ命令）は装置
内の各部の制御に供される。１４はマイクロプログラム
メモリｌ２より出力されるマイクロプログラムメモリア
ドレスをトレースするトレースメモリであり、ここでは
半導体メモリチップの単位容量によって定まる数キロワ
ードの容量をもって構成される。ｌ５はトレースメモリ
１４−のアドレスを制御するカウンタであり、トレース
メモリ１４がフル状態となるカウント時に於いて“１”
レベルのキャリーアウト信号（ＣＯＰ）を出力する。ｌ
６はサービスプロセッサインターフエイスであり、サー
ビスプロセッサ（ｓｖｐ）に接続されて装置内の診断の
ための各種制御を行なう。１７はクロックストップフリ
ップフロップであり、サービスプロセッサ（ＳＶＰ）の
指定により装置内のクロックを禁止制御する。尚、Ａは
アンドゲート、Ｎはナンドゲート、Ｏはオアゲート、Ａ
（一）は負論理アンドゲート、■はインバータである。

ここで第１図を参照して本発明の一実施例に於ける動作
を説明する。

マイクロプログラムメモリ１２はマイクロブログラムシ
ーケンサ１１によりアドレスが制御されて動作クロック
に従い実行すべきマイクロ命令を出力する。このマイク
ロプログラムメモリｌ２より読み出されたマイクロ命令
は動作クロックに同期してマイクロインストラクション
レジスタｌ３にセットされる。マイクロインストラクシ
ョンレジスタｌ３より出力されるデータ（マイクロ命令
）は予め定められた装置内の各部（図示せず）に供給さ
れ、各部を制御することによって、その命令が実行され
る。

又、トレースメモリｌ４はトレースメモリアドレスカウ
ンタｌ５によりアドレス更新制御（通常はカウントアッ
プ）され、マイクロブログラムシーケンサ１ｌから出力
されるマイクロプログラムアドレスを書き込んでいる。

尚トレースメモリｌ４内のトレースデータはメモリ容量
をオーバすると旧いデータが捨てられて常に最新のデー
タが残るようになっている。

通常、トレースメモリｌ４はマイクロプログラムのデバ
ック又は不具合解析時に用いられる。この際はサービス
プロセッサ（ＳＶＰ）が接続されたサービスプロセッサ
インターフエイス１Ｂ内のマイクロアドレスストップ機
能（図示せず）等により、サービスプロセッサ（ＳＶＰ
）で指定したストップアドレスとマイクロプログラムア
ドレスとを比較照合し、そのアドレスが一致したとき、
クロックストップフリップフロップ１７と同様のフリッ
プフロップ（図示せず）をセットして装置内の動作クロ
ックを止め、サービスプロセッサインターフエイスｌ６
を介してサービスプロセッサ（Ｓ　Ｖ　Ｐ）にトレース
メモリ１４のトレースデータがセーブされる。

このようなケースで必要となるトレースメモリｌ４のデ
ータ（実行マイクロ命令に従うマイクロプログラムアド
レス）は数ステップから数十ステップ程度であるが、使
用されるメモリはメモリチップ単位容量から数Ｋワード
以上のものが多い。

本発明はこの点に着目したもので、トレースメモリｌ４
がフル状態になる毎に（即ちトレースメモリアドレスカ
ウンタｌ５からキャリーアウト信号（ＣＯＰ一“１”）
が出力される度に）装置西の動作クロックを止める機能
を備えて、システムのテストプログラム等により実行さ
れた全てのマイクロプログラムをトレースし、そのプロ
グラムがマイクロプログラムの全ステップをテストして
いるかを検査する手段を提供するものである。

このような全ステップのトレース時に於いて、サービス
プロセッサ（ＳＶＰ）は、サービスプロセッサインター
フエイス１６を介し、ａ−ｄの制御信号を所定のシーケ
ンスに従い選択的に出力して、このトレース制御を実行
する。

先ず、検査の開始に先立って、サービスプロセッサ（Ｓ
ＶＰ）の制御の下にサービスプロセッサインターフエイ
ス１６は、トレースメモリｌ４がフル状態になったとき
（即ちトレースメモリアドレスカウンタ１５からキャリ
ーアウト信号（ＣＯＰ−“１゜）が出力されたとき）に
装置内の動作クロックを止める制御を可能にするために
、予め“１゜レベルの制御信号ａを出力する。

マイクロプログラムメモリｌ２から読出されたマイクロ
命令が動作クロックに従い随時実行されると、その都度
トレースメモリアドレスカウンタｌ５がアドレス更新（
カウントアップ）され、これに伴いトレースメモリｌ４
に実行マイクロ命令に従うマイクロプログラムアドレス
のデータが貯えられてゆく。

そしてトレースメモリｌ４がフル状態になると、トレー
スメモリアドレスカウンタｌ５からは′１″レベルのキ
ャリーアウト信号（Ｃ　Ｏ　Ｐ）が出力される。

このキャリーアウト信号（ＣＯＰ一“１＃）はサービス
プロセッサインターフエイスｌ６から出刀される制御信
号ａ（−“１゜）とアンド条件が取られ、その条件成立
に伴う信号出力（“１゛）により動作クロックの立ち上
がりでクロックストップフリッププロップｌ７をセット
させる。クロックストップフリップフロップ１７がセッ
トすると、そのリセット出力（０−“０”）により、マ
イクロプログラムシーケンサ１１，マイクロインストラ
クションレジスタｌ３，トレースメモリ１４，トレース
メモリアドレスカウンタｌ５への動作クロツク及びこれ
に伴う制御信号の出力を禁止する。更にこの際、クロッ
クストップフリップフ口ップｌ７のセット出力（Ｑ一“
１″）はサービスプロセッサインターフエイス１Ｂから
出力される制御信号ｂ（通常は“１”）′とアンド条件
が取られ、その条件成立に伴う出力（−“１゜）により
、クロックストップフリップフロップｌ７はセット状態
を保持する。

又、クロックストップフリップフロツブｌ７のセット出
力はサービスプロセッサインターフエイスｌ６に人力さ
れ、クロックストップフリップフロップｌ７がセット状
態にあるとき、サービスプロセッサ（ＳＶＰ）に対して
割込みを発生する（図示せず）。

サービスプロセッサ（Ｓ　Ｖ　Ｐ）は、上記割込みが発
生すると、サービスプロセッサインターフェイスｌ６よ
り出力される制御信号ａを“１”から“０”に切換えて
、トレースメモリアドレスカウンタ１５に対し、カウン
トアップ（又はカウントダウン）のための制御信号ｄ（
例えばカウントアップのとき“１′″　カウントダウン
のとき“Ｏ”）を指定し、マイクロブログラムシーケン
サ１１に入力されるアウトプットイネーブル信号ｅをオ
フ状態（“１”）にする。更にその後、トレースメモリ
ｌ４を読み出すためにサービスプロセッサインターフエ
イスｌ６より出力される制御信号Ｃを“１“にする。ト
レースメモリｌ４から読み出されたデータ（実行マイク
ロ命令に従うマイクロプログラムアドレス）はサービス
プロセッサインターフエイス１Ｂを介してサービスプロ
セッサ（ＳＶＰ）に取り込まれる。この際サービスプロ
セッサインターフエイスｌ６より出力される″１”レベ
ルの制御信号Ｃはトレースメモリ１４を１ワード読み出
す毎に１パルス分出力されるものとし、その制御信号Ｃ
ハｉｔｌ作クロックに同期化されてトレースメモリアド
レスカウンタｌ５に人力され、トレースメモリアドレス
カウンタｌ５をカウントアップ（又はカウントダウン）
させる。

サービスプロセッサ（ＳＶＰ）はトレースメモリｌ４の
トレースデータをそのメモリ容量分だけ読み取ると、ク
ロックストップフリップフロップｌ７を再びセットさせ
るためにサービスプロセッサインターフエイスｌ６より
出力される制御信号ａを“１”とし、更に、マイクロプ
ログラムシーケンサ１１からマイクロプログラムアドレ
スを出力させるために制御信号ｅを“０゜とし、装置の
ストップ状態を解除するために制御信号ｂを“０”にす
る。制御信号ｂ″Ｏ″はクロックストップフリップフロ
ップ１７のセット出力との条件を取れなくし、クロック
の立ち上がりでクロックストップフリップフ口ツブｌ７
をクリアする。

これによりマイクロブログラムシーケンサ１１，マイク
ロインストラクションレジスタ１３，トレースメモリ１
４，トレースメモリアドレスカウンタｌ５にそれぞれ装
置内の動作クロックが供給され、マイクロプログラムの
実ｉテが継続再開される。

こような動作を繰り返し実行することにより、システム
テストをしながら、そのテストで実行されたマイクロプ
ログラムの全てをトレースでき、そのテストに於けるマ
イクロプログラムの検査状態を調べることが可能となる
。これにより、システム開発時等に於いてテストプログ
ラム等によるマイクロプログラムの検査率の割り出しゃ
検査抜けの割り出しが容易に可能となり、システム開発
工期を短縮化できる。

［発明の効果］ 以上詳記したように本発明によれば、マイクロプログラ
ムのトレース機能を実現するトレースメモリを有し、装
置内診断時に於いてサービスプロセッサが接続可能なマ
イクロプログラム方式の装置に於いて、上記トレースメ
モリがフル状態となったとき、装置内の動作クロックを
停止制御し、上記トレースメモリに貯えられた情報を上
記サービスプロセッサにセーブする手段と、上記サービ
スプロセッサの制御の下に装置内の動作クロックの停止
状態を解除する手段とを具備して、上記トレースメモリ
がフル状態となる度に上記トレースメモリに貯えられた
情報を上記サービスプロセッサに受渡し、実行中の全て
のマイクロプログラムのトレースを行なう検査機能を有
してなる構成としたことにより、実行中の全てのマイク
ロプログラムのトレースが可能となり、これにより、シ
ステム開発時等に於いてテストプログラム等によるマイ
クロプログラムの検査率の割り出しや検査抜けの割り出
しが容易に可能となり、開発工期の短縮化が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １ｌ・・・マイクロブログラムシーケンサ、１２・・・
マイクロプログラムメモリ、ｌ３・・・マイクロインス
トラクションレジスタ、１４・・・トレースメモリ、ｌ
５・・・トレースメモリアドレスカウンタ、１Ｂ・・・
サービスプロセッサインターフエイス、ｌ７・・・クロ
・ソクスト・ソプフリップフロップ、ＳｖＰ・・・サー
ビスプロセッサ。

Claims (1)

【特許請求の範囲】
1. マイクロプログラムのトレース機能を実現するトレース
   メモリを有し、装置内診断時に於いてサービスプロセッ
   サが接続可能なマイクロプログラム方式の装置に於いて
   、上記トレースメモリがフル状態となったことを検出す
   る手段と、上記トレースメモリがフル状態となったとき
   、装置内の動作クロックを停止制御し、上記トレースメ
   モリに貯えられた情報を上記サービスプロセッサにセー
   ブする手段と、上記サービスプロセッサの制御の下に装
   置内の動作クロックの停止状態を解除する手段とを備え
   、上記トレースメモリがフル状態となる度に上記トレー
   スメモリに貯えられた情報を上記サービスプロセッサに
   受渡し、実行中の全てのマイクロプログラムのトレース
   を行なう検査機能を有してなることを特徴としたマイク
   ロプログラム制御装置。