JPH03222580A - 映像信号のクランプ回路 - Google Patents

映像信号のクランプ回路

Info

Publication number
JPH03222580A
JPH03222580A JP2017534A JP1753490A JPH03222580A JP H03222580 A JPH03222580 A JP H03222580A JP 2017534 A JP2017534 A JP 2017534A JP 1753490 A JP1753490 A JP 1753490A JP H03222580 A JPH03222580 A JP H03222580A
Authority
JP
Japan
Prior art keywords
operational amplifier
signal
clamp
video signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017534A
Other languages
English (en)
Other versions
JP2522425B2 (ja
Inventor
Kazuo Sawada
和男 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2017534A priority Critical patent/JP2522425B2/ja
Publication of JPH03222580A publication Critical patent/JPH03222580A/ja
Application granted granted Critical
Publication of JP2522425B2 publication Critical patent/JP2522425B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交流結合で伝送される映像信号の直流成分の再
生をして絶対輝度レベルを表す信号を得ようとするクラ
ンプ回路に関するものである。
〔従来の技術〕
交流結合で伝送される映像信号においg水平同期信号の
直後の平坦部(バックポーチ)が一定の電圧になるよう
に直流成分の再生をし、絶対輝度レベルを表す信号を得
ようとするクランプ回路としては、第2図に示すような
単純な回路、あるいは第3図に示すような実開昭57−
98080号公報のサンプルホールド回路を用いるもの
等があった。
第2図のクランプ回路は演算増幅器26、コンデンサ2
9、アナログスイッチ27、クランプ電圧発生器30お
よびクランプ信号発生器23等からなる回路である。こ
の演算増幅器26には広幣域の映像信号を歪みなく増幅
する高速性と、水平走査時間にわたってコンデンサ29
の電荷を保持し得る低入力電流の二つの性能が要求され
る。このため高価な演算増幅器を用いなければ所望の性
能を得ることができない。また、上記第2図の従来の回
路においては、映像信号の信号源24のインピーダンス
に比較してアナログスイッチ27の導通抵抗が大きいた
め、クランプ電圧に誤差が生じることが避けられない。
このような問題点を解決すべく提案されたのが第3図に
示す実開昭57−98080号公報の回路である。この
第3図に示す回路は、入力された映像信号と、映像信号
がペデスタルレベルにある間に映像信号から抽出した保
持電位とを差動増幅することにより、直流分の変動をキ
ャンセルするようにしたものである。第3図において、
映像信号の発生源31から入力端子32を介し映像信号
が与えられる。35.36は第1、第2の差動増幅器、
37はアナログスイッチ、39はコンデンサ、40はク
ランプ電圧発生器である。アナログスイッチ37は映像
信号がペデスタルレベルにある間の電位を抽出するため
のクランプ信号をクランプ信号発生器33から受はコン
デンサ39にその電位を保持する。第2の差動増幅器3
6はこの保持電位とクランプ電圧発生器40からのクラ
ンプ電圧とからそれらの差電位を出力する。また、第1
の差動増幅器35はこの差電位と映像信号からそれらの
差電位を出力端子41に出力信号として出力する。この
ことはクランプ信号により指定された映像信号がペデス
タルレベルにある間の電位がクランプ電圧におきかえら
れ、出力信号がクランプされることを意味する。
〔発明が解決しようとする課題] 上記第2図の従来の回路においては、映像信号の信号源
インピーダンスに比較してアナログスイッチの導通抵抗
が大きいため、クランプ電圧に誤差が生じることが避け
られない。また、演算増幅器には広帯域の映像信号を歪
みなく増幅する高速性と水平走査時間にわたってコンデ
ンサの電荷を保持しうる低入力電流の二つの性能が要求
される。このため高価な演算増幅器を用いなければ所望
の性能を得ることができない。
一方、第3図に示すクランプ回路は上記のような欠点を
解決しようとしたものであるが、第1および第20差動
増幅器のオフセット電圧およびその変動分が共に出力信
号に影響しクランプ電圧の精度低下に繋がるという問題
がある。
本発明はこれら従来のクランプ回路の課題を解決し、高
精度なりランプ動作を安価に実現する回路を提供するこ
とを目的とするものである。
〔課題を解決するための手段〕
本発明の映像信号のクランプ回路は、映像信号増幅用の
演算増幅器と、ペデスタルレベル記憶用の反転形積分器
と、前記映像信号が前記ペデスタルレベルにある間に真
となるクランプ信号で前記反転形積分器への入力を制御
するアナログスイッチとを備え、前記演算増幅器の出力
を前記アナログスイッチを介し前記反転形積分器へ人力
し、前記反転形積分器の出力によって前記演算増幅器の
非反転入力端子の電圧を制御することを特徴とする映像
信号のクランプ回路とするものである。
〔作用] 本発明の映像信号のクランプ回路の映像信号増幅用の演
算増幅器は映像信号を歪みなく増幅するためのものであ
り、映像信号増幅のための高速性は要求されるが、低入
力電流性は要求されない。
また、反転形積分器はもう一方の演算増幅器、抵抗器、
コンデンサ等からなるものである。ここでの演算増幅器
には一定クランプ電圧を保持するための低入力性は要求
されるが高速性は要求されない。
また、演算増幅器のオフセット電圧については映像信号
増幅用の演算増幅器のオフセット電圧がクランプ動作を
行う時に補正されるために、出力信号に影響を与えない
。つまり、反転増幅器として動作する映像信号増幅用の
演算増幅器の出力を、クランプ信号が真である間導通す
るアナログスイッチを介して反転形積分器に帰還し、そ
の反転形積分器の出力により先の映像信号増幅用の演算
増幅器の非反転入力端子の電圧を制御してクランプ動作
を行う構成によって、出力信号に影響するのは反転形積
分器を構成する演算増幅器のオフセット電圧のみであり
、映像信号増幅用の演算増幅器のオフセット電圧は出力
信号に影響を与えないのである。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
本発明の映像信号のクランプ回路の実施例を示す第1図
において、ビデオカメラ等の映像信号の信号源11から
の映像信号は入力端子12を介し、抵抗器14.15お
よび演算増幅器16から成る反転増幅回路に与えられる
。映像信号はこの反転増幅回路で抵抗器14と抵抗器1
5の比率で決まる利得に従って増幅される。増幅された
出力信号がアナログスイッチ17を介し、抵抗器18、
コンデンサ19、演算増幅器21から成る反転形積分器
に入力される。反転形積分器を構成する演算増幅器21
の非反転入力端子には、クランプ電圧発生器20によっ
てペデスタルレベルでクランプする基準となるクランプ
電圧を与える。演算増幅器21の出力は反転増幅回路を
構成する演算増幅器16の非反転入力端子に与えられ、
出力端子22のレベルを制御する。クランプ信号発生手
段13は映像信号がペデスタルレベルにあるタイミング
を検知し、その間に一定時間真となるようなりランプ信
号を発生しアナログスイッチ17の制御端子を制御する
いま、映像信号がペデスタルレベルにあることを検知し
、クランプ信号が真となると出力端子22の出力電圧と
クランプ電圧発生器20によって発生するクランプ電圧
との差に比例した電流がコンデンサ1つを充電し演算増
幅器21の出力を変化させる。演算増幅器21の出力は
反転増幅回路を構成する演算増幅器16の非反転入力端
子に接続されているため出力端子22には演算増幅器2
1の出力電圧が 1 +RIS/ (R14+R11) 倍になって現れる。従って、クランプ信号が真である間
の出力端子22の出力電圧と過渡応答は次のようになる
Vout −Vc   (Vc  V(1) e−””
ただし、Tは時定数であり次のように表される。
T= (Ron+R+g’)CIqR R= (RII+RI4)/ (R11+RI4+RI
S)Vout  :出力端子22の出力電圧■c  :
クランプ電圧 R14、R15、R1,:それぞれ抵抗器14.151
8の抵抗値 C10:コンデンサ19の容量 RO)I  :アナログスイッチ18の導通抵抗値R0
:信号源11のインピーダンス ■。  :クランプ信号が真になった瞬間の出力端子2
2の出力電圧 t  :クランプ信号が真になってからの時間このこと
から、出力電圧はクランプ信号がある間、クランプ電圧
■、に向かって時定数Tで収束する一次遅れ応答を示す
。クランプ信号が真である時間に比べ時定数Tが充分小
さくなるように各定数を選ぶことにより精度の高いクラ
ンプが実現できる。
クランプ信号が偽である間は、アナログスイッチの漏れ
電流および演算増幅器210入力端子の他には演算増幅
器21の出力を変化させる要因がなく、はぼ一定電圧を
保持することができ、出力端子22にはクランプ信号が
偽となった瞬間からの映像信号の変化分がRIS/ (
RII+RI4)倍されて出力される。
〔発明の効果〕
以上述べたように本発明の映像信号のクランプ回路は、
映像信号増幅用の演算増幅器と、ペデスタルレベル記憶
用の反転形積分器と、前記映像信号が前記ペデスタルレ
ベルにある間に真となるクランプ信号で前記反転形積分
器への入力を制御するアナログスイッチとを備え、前記
演算増幅器の出力を前記アナログスイッチを介し前記反
転形積分器へ入力し、前記反転形積分器の出力によって
前記演算増幅器の非反転入力端子の電圧を制御すること
を特徴とする映像信号のクランプ回路としたことによっ
て、アナログスイッチの導通抵抗や信号源インピーダン
スといった比較的不安定な定数に影響されることなく高
精度のクランプ動作を実現することができると共に、演
算増幅器のオフセット電圧についても出力電圧の精度に
影響を与えるのは演算増幅器21の方だけであり、演算
増幅器16のオフセット電圧はクランプ動作中に補正さ
れ出力電圧に影響を与えない。従って、高精度のクラン
プ動作を得ることができる。
また、演算増幅器16には映像信号を歪み無く増幅する
高速性だけが要求され、低入力電流である必要はない。
一方、演算増幅器21には高速性は要求されず、低入力
電流であることだけが要求される。このように単一の特
性だけに優れた、比較的安価な演算増幅器を使用できる
ため装置のコスト低減に寄与する。
【図面の簡単な説明】
第1図は本発明の映像信号のクランプ回路の実施例を示
す回路図、第2図および第3図はそれぞれ従来例のクラ
ンプ回路を示す回路図である。 11.24.31・・・映像信号の信号源  13・・
・クランプ信号発生手段  16・・・(映像信号増幅
用の)演算増幅器  17.27.37・・・アナログ
スイッチ  18・・・(反転形積分器を構成する)抵
抗器  19・・・(反転形積分器を構成する)コンデ
ンサ  20.30.40・・・クランプ電圧発生器 
 21・・・(反転形積分器を構成する)演算増幅器 
 23.33・・・クランプ信号発生器第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)映像信号増幅用の演算増幅器と、ペデスタルレベ
    ル記憶用の反転形積分器と、前記映像信号が前記ペデス
    タルレベルにある間に真となるクランプ信号で前記反転
    形積分器への入力を制御するアナログスイッチとを備え
    、前記演算増幅器の出力を前記アナログスイッチを介し
    前記反転形積分器へ入力し、前記反転形積分器の出力に
    よって前記演算増幅器の非反転入力端子の電圧を制御す
    ることを特徴とする映像信号のクランプ回路。
JP2017534A 1990-01-26 1990-01-26 映像信号のクランプ回路 Expired - Lifetime JP2522425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017534A JP2522425B2 (ja) 1990-01-26 1990-01-26 映像信号のクランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017534A JP2522425B2 (ja) 1990-01-26 1990-01-26 映像信号のクランプ回路

Publications (2)

Publication Number Publication Date
JPH03222580A true JPH03222580A (ja) 1991-10-01
JP2522425B2 JP2522425B2 (ja) 1996-08-07

Family

ID=11946592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534A Expired - Lifetime JP2522425B2 (ja) 1990-01-26 1990-01-26 映像信号のクランプ回路

Country Status (1)

Country Link
JP (1) JP2522425B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500688A (en) * 1993-02-26 1996-03-19 Samsung Electronics Co., Ltd. Synchronizing signal clamping circuit of image signal processing integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500688A (en) * 1993-02-26 1996-03-19 Samsung Electronics Co., Ltd. Synchronizing signal clamping circuit of image signal processing integrated circuit

Also Published As

Publication number Publication date
JP2522425B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
US4760345A (en) Charge amplifier circuit
TW200306698A (en) DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset
JP2543177B2 (ja) クランプ装置と自動利得制御装置
KR910010831A (ko) 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로
JPS61126823A (ja) アナログデイジタル変換器
JPH03222580A (ja) 映像信号のクランプ回路
JPH0818353A (ja) 演算増幅回路
JP3492886B2 (ja) オフセット補償のための回路装置
JP3078858B2 (ja) Vca回路
JPS637081A (ja) 映像信号処理装置
KR100271590B1 (ko) 차동 증폭 장치
JPH0766636A (ja) I−v変換回路
JP2000155139A (ja) 電流検出装置
JP3089807B2 (ja) 温度特性補正回路
JP2621573B2 (ja) 信号抑圧回路
JP2644774B2 (ja) 増幅回路
JPH08148954A (ja) 利得可変増幅器
JP2861191B2 (ja) Ccd信号処理装置
KR0135461B1 (ko) 높은 입력 임피던스를 갖는 증폭회로
JP2003258571A (ja) 非反転アンプオフセット補正回路
JPH1093365A (ja) オーディオ用電力増幅回路
JPH0495878A (ja) ピーク値検出回路
JPH0653789A (ja) コンパレータ回路
JPH06338748A (ja) Alc回路
JPH04291519A (ja) Ad変換器の前置増幅器の利得可変回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14