JPH0322536A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0322536A JPH0322536A JP15590589A JP15590589A JPH0322536A JP H0322536 A JPH0322536 A JP H0322536A JP 15590589 A JP15590589 A JP 15590589A JP 15590589 A JP15590589 A JP 15590589A JP H0322536 A JPH0322536 A JP H0322536A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring
- semiconductor device
- end parts
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 5
- 101700004678 SLIT3 Proteins 0.000 description 2
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は樹脂封止型半導体装置における配線の構造に関
するものである。
するものである。
（従来の技術）
ＩＣチップを封止する方法として、セラミック封止等の
・・−メチック封止や樹脂体を用いた樹脂封止があるが
、ローコスト等のため後者が主流となっている。近年で
はＩＣの集積化が進み、チッグサイズの大型化金もたら
しておシ、樹脂封止型を用いた場合、温度サイクル等の
熱衝撃によるストレスがＩＣチップに悪影響を及し、具
体的にはＡｔスライド等を発生させていた。
・・−メチック封止や樹脂体を用いた樹脂封止があるが
、ローコスト等のため後者が主流となっている。近年で
はＩＣの集積化が進み、チッグサイズの大型化金もたら
しておシ、樹脂封止型を用いた場合、温度サイクル等の
熱衝撃によるストレスがＩＣチップに悪影響を及し、具
体的にはＡｔスライド等を発生させていた。
これを解決するため、種々の提案がなされている。第２
図に、その１例を示す。第２図（Ａ）は平面図であシ、
第２図（Ｂ）は、第２図（Ａ）のＡ − Ａ’の断面図
である。
図に、その１例を示す。第２図（Ａ）は平面図であシ、
第２図（Ｂ）は、第２図（Ａ）のＡ − Ａ’の断面図
である。
半導体基板１上に絶Ｒ膜４を介して配線２が敷設されて
いる。この配ｆＲ２には、配線２の延在方向に沿ってス
リソト３が形成されて卦シ、保護膜５を介して樹脂封止
がなされる。配線２にスリソト３を設けることによシ配
線に集中する封脂応カ金分散し、Ａｔスライド現象を防
止しようとするものである。
いる。この配ｆＲ２には、配線２の延在方向に沿ってス
リソト３が形成されて卦シ、保護膜５を介して樹脂封止
がなされる。配線２にスリソト３を設けることによシ配
線に集中する封脂応カ金分散し、Ａｔスライド現象を防
止しようとするものである。
（発明が解決しようとする課題）
しかしながら、前述の様な構造は、応力が小さいものに
ついては有効であるが、大型化したＩＣにかいては樹脂
応力も大きく、実質的に配線幅金小さくする前述の構成
では完全にＡｔスライド現象を防ぐことはできるもので
はなかった。
ついては有効であるが、大型化したＩＣにかいては樹脂
応力も大きく、実質的に配線幅金小さくする前述の構成
では完全にＡｔスライド現象を防ぐことはできるもので
はなかった。
（課題金解決するための手段）
上述の問題点に鑑み、本発明の構成は、半導体の素子領
域を接続する配線層の断面端部にテー・ぐ形状を設けた
ものとする。
域を接続する配線層の断面端部にテー・ぐ形状を設けた
ものとする。
（作用）
本発明は、上記構戒としたため樹脂の熱応力がテー・ぐ
部に沿って逃げるため、配線に対し横方向からの応力が
大幅に減少する作用がある。
部に沿って逃げるため、配線に対し横方向からの応力が
大幅に減少する作用がある。
（実施例）
本発明の一実施例金第１図に示す。半導体基板１上に厚
みが７０００〜ｓｏｏｏＸの層間絶縁膜４全形成する。
みが７０００〜ｓｏｏｏＸの層間絶縁膜４全形成する。
次に、この層間絶縁膜２上に厚みが１μｍ程度の所望の
Ａｔ配線／ぐターン６を形成した後、その端部がテーパ
形状を有するようにエッチング套処理金施す．このテー
／−，Ｏ角度は、６０度以下とすることが望１しい。
Ａｔ配線／ぐターン６を形成した後、その端部がテーパ
形状を有するようにエッチング套処理金施す．このテー
／−，Ｏ角度は、６０度以下とすることが望１しい。
その後、５０００〜８０００Ｘ厚の保護膜７金形成し、
樹脂材８によシ封止される。
樹脂材８によシ封止される。
（効果）
以上、詳細に説明したように本発明の様な配線／ぐター
ンとすることで、通常発生する横方向からの樹脂応力は
テーパに沿って逃がすことができる。
ンとすることで、通常発生する横方向からの樹脂応力は
テーパに沿って逃がすことができる。
又、配線幅も実質的に同一であるため、その他の原因に
よるＡｔ配線の断線防止力も従来のスリソ１・を有する
配線パターンに比べ向上する。
よるＡｔ配線の断線防止力も従来のスリソ１・を有する
配線パターンに比べ向上する。
第１図は、本発明にかかる樹脂封止型半導体装置の断面
図である。第２図（Ａ）は、従来技術にかかる樹脂封止
型半導体装置の平面図である。第２図（Ｂ）は、第２図
（Ａ）にかけるＡ − Ａ’の断面図である。 １・・・半導体基板、２，６・・・配線、３・・・スリ
ット、４・・・絶縁膜、５，７・・・保護膜、８・・・
封止樹脂。
図である。第２図（Ａ）は、従来技術にかかる樹脂封止
型半導体装置の平面図である。第２図（Ｂ）は、第２図
（Ａ）にかけるＡ − Ａ’の断面図である。 １・・・半導体基板、２，６・・・配線、３・・・スリ
ット、４・・・絶縁膜、５，７・・・保護膜、８・・・
封止樹脂。
Claims (1)
- 半導体基板の一主面上に形成された素子領域と、前記素
子領域を接続する配線層とを有し、前記基板を樹脂体に
て封止した半導体装置において、前記配線層は断面テー
パー形状であることを特徴とする樹脂封止型半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15590589A JPH0322536A (ja) | 1989-06-20 | 1989-06-20 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15590589A JPH0322536A (ja) | 1989-06-20 | 1989-06-20 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322536A true JPH0322536A (ja) | 1991-01-30 |
Family
ID=15616079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15590589A Pending JPH0322536A (ja) | 1989-06-20 | 1989-06-20 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322536A (ja) |
-
1989
- 1989-06-20 JP JP15590589A patent/JPH0322536A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232256A (ja) | 半導体デバイスのクラックストップ形成方法及び半導体デバイス | |
| GB2184600A (en) | Bonding pad interconnection structure | |
| IT8322982A1 (it) | Dispositivo elettronico includente una piastrina comprendente un substrato ed una struttura di collegamento elettrico formata su una superficie maggiore del substrato e costituita da una pellicola elettricamente isolante e da uno strato di collegamento metallico | |
| US6500764B1 (en) | Method for thinning a semiconductor substrate | |
| CA2075462C (en) | Bump structure and method for bonding to a semi-conductor device | |
| JPH0322536A (ja) | 樹脂封止型半導体装置 | |
| US5153700A (en) | Crystal-etched matching faces on semiconductor chip and supporting semiconductor substrate | |
| JPS63232447A (ja) | 半導体装置 | |
| JP2844633B2 (ja) | 接着増進剤を有するプラスチック封止用半導体ダイ | |
| JPH0322535A (ja) | 樹脂封止型半導体装置 | |
| JPS60235446A (ja) | 半導体装置とその製造方法 | |
| JPH01309351A (ja) | 半導体チツプ | |
| JPH02121333A (ja) | 半導体装置及びその製造方法 | |
| JP2789467B2 (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| KR920007191B1 (ko) | 반도체 소자 제조방법 | |
| JPS63283042A (ja) | 半導体素子 | |
| KR100206916B1 (ko) | 반도체 칩의 디아이액에 대한 패드 보호방법 | |
| JPS58219741A (ja) | 半導体装置 | |
| JPH0230131A (ja) | 半導体装置 | |
| JPH04286341A (ja) | 半導体装置 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 | |
| JPS6294964A (ja) | バンプ構造 | |
| KR19980057588A (ko) | 칩 크랙 방지용 보호 장치 | |
| JPH01270308A (ja) | 半導体チツプ |