JPH06149686A - チャネル割込制御方式 - Google Patents
チャネル割込制御方式Info
- Publication number
- JPH06149686A JPH06149686A JP4299470A JP29947092A JPH06149686A JP H06149686 A JPH06149686 A JP H06149686A JP 4299470 A JP4299470 A JP 4299470A JP 29947092 A JP29947092 A JP 29947092A JP H06149686 A JPH06149686 A JP H06149686A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- stop
- signal
- dmac
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、チャネル毎にタイマ監視して割り
込みを制御するチャネル割込制御方式に関し、ＤＭＡＣ
のチャネル毎の動作状態通知端子と停止端子を設けてタ
イマをハードウェアで起動／停止し、正確なタイマ監視
を実現すると共にオーバーヘッドを軽減することを目的
とする。 【構成】 ＤＭＡＣ１１のチャネル毎の動作状態通知端
子１２および停止端子１３を設け、この動作状態通知端
子１２からの動作状態通知信号によってタイマ２を直接
に起動すると共に、この起動したタイマ２がタイムアウ
トしたときに停止信号を上記停止端子１３に直接に入力
して停止させるように構成する。
込みを制御するチャネル割込制御方式に関し、ＤＭＡＣ
のチャネル毎の動作状態通知端子と停止端子を設けてタ
イマをハードウェアで起動／停止し、正確なタイマ監視
を実現すると共にオーバーヘッドを軽減することを目的
とする。 【構成】 ＤＭＡＣ１１のチャネル毎の動作状態通知端
子１２および停止端子１３を設け、この動作状態通知端
子１２からの動作状態通知信号によってタイマ２を直接
に起動すると共に、この起動したタイマ２がタイムアウ
トしたときに停止信号を上記停止端子１３に直接に入力
して停止させるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、チャネル毎にタイマ監
視して割り込みを制御するチャネル割込制御方式に関す
るものである。
視して割り込みを制御するチャネル割込制御方式に関す
るものである。
【０００２】
【従来の技術】従来、ＤＭＡＣとＩ／Ｏ制御を１チップ
にした図５に示すようなＩＣは、Ｉ／ＯのＤＭＡ転送の
起動から停止までのタイマ監視を行う場合、外部からチ
ャネルの動作状態を見る信号端子や、外部からチャネル
を停止させるための信号端子がないため、ソフト的にタ
イマ監視を行うようにしていた。以下図５の構成および
動作を簡単に説明する。
にした図５に示すようなＩＣは、Ｉ／ＯのＤＭＡ転送の
起動から停止までのタイマ監視を行う場合、外部からチ
ャネルの動作状態を見る信号端子や、外部からチャネル
を停止させるための信号端子がないため、ソフト的にタ
イマ監視を行うようにしていた。以下図５の構成および
動作を簡単に説明する。
【０００３】図５において、ＤＭＡＣ２１は、メモリ間
のデータ転送を制御するものである。Ｉ／Ｏ制御２２
は、Ｉ／Ｏに対する入出力を制御するものである。
のデータ転送を制御するものである。Ｉ／Ｏ制御２２
は、Ｉ／Ｏに対する入出力を制御するものである。
【０００４】データバス制御２３は、データバスに対す
る入出力を制御するものである。タイマ２４は、時間を
計測するものである。ＭＰＵ２５は、プログラムに従っ
て各種処理を行うものであって、ここでは、ＤＭＡ転送
起動時にソフト的にタイマ２４を起動し、タイムアウト
を監視したりなどするものである。
る入出力を制御するものである。タイマ２４は、時間を
計測するものである。ＭＰＵ２５は、プログラムに従っ
て各種処理を行うものであって、ここでは、ＤＭＡ転送
起動時にソフト的にタイマ２４を起動し、タイムアウト
を監視したりなどするものである。
【０００５】次に、動作を説明する。 （１） ＭＰＵ２５からＤＭＡの起動を受け付けたＤＭ
ＡＣ２１がＤＭＡ転送を開始する。このとき、ＭＰＵ２
５は、タイマ２４にソフト的にタイマ起動する。
ＡＣ２１がＤＭＡ転送を開始する。このとき、ＭＰＵ２
５は、タイマ２４にソフト的にタイマ起動する。
【０００６】（２） ＤＭＡＣ２１は、正常にＤＭＡ転
送を終了した場合には、＊ＩＲＱの割り込みでＭＰＵ２
５に正常終了の旨を通知する。一方、ＤＭＡ転送が何ら
かの障害によって終了しない場合、（１）で起動したタ
イマ２４からタイムアウトの旨の割り込みで通知を受け
たＭＰＵ２５はＤＭＡ転送に障害が発生したと判断す
る。
送を終了した場合には、＊ＩＲＱの割り込みでＭＰＵ２
５に正常終了の旨を通知する。一方、ＤＭＡ転送が何ら
かの障害によって終了しない場合、（１）で起動したタ
イマ２４からタイムアウトの旨の割り込みで通知を受け
たＭＰＵ２５はＤＭＡ転送に障害が発生したと判断す
る。
【０００７】
【発明が解決しようとする課題】上述したように、従来
は、タイマ２４をソフト的に起動していたため、タイマ
２４を起動するのにソフト処理が入り、スタートが遅れ
てしまう問題があった。例えば図６に示すように、の
位置で送信ＤＭＡ動作を行い、次に受信ＤＭＡ動作を行
う場合、当該受信ＤＭＡ動作の起動時にソフト的にタイ
マ２４を起動していたのでは、タイマスタートよりも先
に受信が開始される可能性があって行えない。そのた
め、の位置でタイマスタートをソフト的に行うように
していた。
は、タイマ２４をソフト的に起動していたため、タイマ
２４を起動するのにソフト処理が入り、スタートが遅れ
てしまう問題があった。例えば図６に示すように、の
位置で送信ＤＭＡ動作を行い、次に受信ＤＭＡ動作を行
う場合、当該受信ＤＭＡ動作の起動時にソフト的にタイ
マ２４を起動していたのでは、タイマスタートよりも先
に受信が開始される可能性があって行えない。そのた
め、の位置でタイマスタートをソフト的に行うように
していた。
【０００８】しかし、このの位置でタイマスタートす
ることは、送信データ長によりタイマ値をソフトで変更
する処理が必要となってしまうと共に、更にソフトによ
りタイマ２４を起動することを多用すると、ＯＳのオー
バーヘッドが多くなり、全体の処理速度が低下してしま
うという問題があった。
ることは、送信データ長によりタイマ値をソフトで変更
する処理が必要となってしまうと共に、更にソフトによ
りタイマ２４を起動することを多用すると、ＯＳのオー
バーヘッドが多くなり、全体の処理速度が低下してしま
うという問題があった。
【０００９】本発明は、これらの問題を解決するため、
ＤＭＡＣのチャネル毎の動作状態通知端子と停止端子を
設けてタイマをハードウェアで起動／停止し、正確なタ
イマ監視を実現すると共にオーバーヘッドを軽減するこ
とを目的としている。
ＤＭＡＣのチャネル毎の動作状態通知端子と停止端子を
設けてタイマをハードウェアで起動／停止し、正確なタ
イマ監視を実現すると共にオーバーヘッドを軽減するこ
とを目的としている。
【００１０】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、ＤＭＡＣ
１１およびＩ／Ｏ制御１４は、１チップとなったＩＣ１
などであって、ＤＭＡ転送制御を行うものである。
決するための手段を説明する。図１において、ＤＭＡＣ
１１およびＩ／Ｏ制御１４は、１チップとなったＩＣ１
などであって、ＤＭＡ転送制御を行うものである。
【００１１】動作状態通知端子１２は、ＤＭＡＣ１１の
動作状態を外部に通知するための端子である。停止端子
１３は、ＤＭＡＣ１１を外部から停止させるための端子
である。
動作状態を外部に通知するための端子である。停止端子
１３は、ＤＭＡＣ１１を外部から停止させるための端子
である。
【００１２】タイマ２は、時間計測して所定時間を経過
したときにタイムアウトを送出するものである。
したときにタイムアウトを送出するものである。
【００１３】
【作用】本発明は、図１に示すように、ＤＭＡＣ１１の
起動時にチャネル毎の動作状態通知端子１２からの動作
状態通知信号によってタイマ２を直接に起動し、タイム
アウトしたときに停止信号を停止端子１３に入力して直
接にＤＭＡＣ１１の動作を停止させるようにしている。
起動時にチャネル毎の動作状態通知端子１２からの動作
状態通知信号によってタイマ２を直接に起動し、タイム
アウトしたときに停止信号を停止端子１３に入力して直
接にＤＭＡＣ１１の動作を停止させるようにしている。
【００１４】また、タイマ２がタイムアウトしたときの
停止信号を割込み要因の１つとして生成した割込信号Ｉ
ＲＱをＤＭＡ要求元に通知して割込みを発生させ、この
割込みの処理の中でタイムアウトしたときの停止信号で
ある旨をステータスとしてバッファ１７からリードし、
タイムアウト発生した旨をＤＭＡ転送依頼元が認識する
ようにしている。
停止信号を割込み要因の１つとして生成した割込信号Ｉ
ＲＱをＤＭＡ要求元に通知して割込みを発生させ、この
割込みの処理の中でタイムアウトしたときの停止信号で
ある旨をステータスとしてバッファ１７からリードし、
タイムアウト発生した旨をＤＭＡ転送依頼元が認識する
ようにしている。
【００１５】従って、ＤＭＡＣ１１のチャネル毎の動作
状態通知端子１２および停止端子１３を設けてタイマ２
をハードウェアで起動／停止することにより、ＤＭＡＣ
１１の正確なタイマ監視を実現すると共にオーバーヘッ
ドを軽減することが可能となる。
状態通知端子１２および停止端子１３を設けてタイマ２
をハードウェアで起動／停止することにより、ＤＭＡＣ
１１の正確なタイマ監視を実現すると共にオーバーヘッ
ドを軽減することが可能となる。
【００１６】
【実施例】次に、図１から図４を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１７】図１は、本発明の１実施例構成図を示す。
図１において、ＩＣ１は、ＤＭＡＣ１１、Ｉ／Ｏ制御１
４、データバス制御１５、ＯＲ回路１６、およびバッフ
ァ１７などを１チップにまとめたＩＣであって、メモリ
間のデータ転送を制御するものである。
図１において、ＩＣ１は、ＤＭＡＣ１１、Ｉ／Ｏ制御１
４、データバス制御１５、ＯＲ回路１６、およびバッフ
ァ１７などを１チップにまとめたＩＣであって、メモリ
間のデータ転送を制御するものである。
【００１８】ＤＭＡＣ１１は、ＤＭＡ転送を制御するも
のであって、チャネル毎に動作状態通知端子１２および
停止端子１３を設けて外部に動作状態通知信号を送出し
たり、外部からの停止信号を取り込んだりなどするもの
である。動作状態通知端子１２から外部に送出する動作
状態通知信号は、ＤＡＭＣ１１のチャネルがＤＭＡ転送
を開始した旨の信号である。停止端子１３から内部に入
力する停止信号は、ＤＭＡＣ１１の該当チャネルのＤＭ
Ａ転送を停止させる信号である。ここで、ＤＭＡＣ１１
の内部で、ＤＭＡ転送時にバイトカウンタのカウント終
了や、Ｉ／Ｏ制御部１４の終了コード検出や、転送エラ
ーなどのときに＊ＩＮＴを発生させ、ＯＲ回路１６で他
の割り込み要因と論理和演算して＊ＩＲＱを発生させ、
ＭＰＵ３に割り込み通知している。
のであって、チャネル毎に動作状態通知端子１２および
停止端子１３を設けて外部に動作状態通知信号を送出し
たり、外部からの停止信号を取り込んだりなどするもの
である。動作状態通知端子１２から外部に送出する動作
状態通知信号は、ＤＡＭＣ１１のチャネルがＤＭＡ転送
を開始した旨の信号である。停止端子１３から内部に入
力する停止信号は、ＤＭＡＣ１１の該当チャネルのＤＭ
Ａ転送を停止させる信号である。ここで、ＤＭＡＣ１１
の内部で、ＤＭＡ転送時にバイトカウンタのカウント終
了や、Ｉ／Ｏ制御部１４の終了コード検出や、転送エラ
ーなどのときに＊ＩＮＴを発生させ、ＯＲ回路１６で他
の割り込み要因と論理和演算して＊ＩＲＱを発生させ、
ＭＰＵ３に割り込み通知している。
【００１９】Ｉ／Ｏ制御１４は、Ｉ／Ｏに対して出力デ
ータを送出したり、Ｉ／Ｏからの入力データを取り込ん
だりなどのＩ／Ｏに対するデータ転送制御を行うもので
あって、Ｉ／Ｏからの入力データを取り込む入力制御部
およびＩ／Ｏに出力データを送出する出力制御部から構
成されるものである。
ータを送出したり、Ｉ／Ｏからの入力データを取り込ん
だりなどのＩ／Ｏに対するデータ転送制御を行うもので
あって、Ｉ／Ｏからの入力データを取り込む入力制御部
およびＩ／Ｏに出力データを送出する出力制御部から構
成されるものである。
【００２０】データバス制御１５は、データバスとの間
のデータの入出力を制御するものである。ＯＲ回路１６
は、タイマ２からのチャネル毎のタイムアウト（停止信
号）およびＤＭＡＣ１１からの＊ＩＮＴ（ＤＭＡ転送の
完了通知などのための割込み信号）の論理和演算を行う
回路である。このＯＲ回路１６で論理和演算した結果の
信号＊ＩＲＱは、ＭＰＵ３に割込み信号として入力す
る。
のデータの入出力を制御するものである。ＯＲ回路１６
は、タイマ２からのチャネル毎のタイムアウト（停止信
号）およびＤＭＡＣ１１からの＊ＩＮＴ（ＤＭＡ転送の
完了通知などのための割込み信号）の論理和演算を行う
回路である。このＯＲ回路１６で論理和演算した結果の
信号＊ＩＲＱは、ＭＰＵ３に割込み信号として入力す
る。
【００２１】バッファ１７は、＊ＩＲＱによって割込み
が発生したときに、割込み処理の中でＭＰＵ３がその割
込み要因をリードするためのバッファである。タイマ２
は、時間を計測するものであって、ここでは、ＤＭＡＣ
１１の動作状態通知端子１２からのチャネル毎の動作状
態通知信号が入力されたときにタイマ起動したり、予め
設定された時間を経過してタイムアウトとなったときに
停止信号をＤＭＡＣ１１の停止端子１３に入力して当該
ＤＭＡＣ１１のチャネル毎のＤＭＡ動作を停止させたり
するものである。
が発生したときに、割込み処理の中でＭＰＵ３がその割
込み要因をリードするためのバッファである。タイマ２
は、時間を計測するものであって、ここでは、ＤＭＡＣ
１１の動作状態通知端子１２からのチャネル毎の動作状
態通知信号が入力されたときにタイマ起動したり、予め
設定された時間を経過してタイムアウトとなったときに
停止信号をＤＭＡＣ１１の停止端子１３に入力して当該
ＤＭＡＣ１１のチャネル毎のＤＭＡ動作を停止させたり
するものである。
【００２２】ＭＰＵ３は、プログラムに従って各種制御
を行うものであって、ここでは、ＤＭＡ転送要求をＤＭ
ＡＣ１１に通知したり、ＤＭＡＣ１１などからの＊ＩＲ
Ｑによる割込みによって起動された割込み処理の中でバ
ッファ１７の内容をリードしていずれの割込み要因（タ
イムアウト、依頼したＤＭＡ転送の正常終了など）かを
認識したりなどするものである。
を行うものであって、ここでは、ＤＭＡ転送要求をＤＭ
ＡＣ１１に通知したり、ＤＭＡＣ１１などからの＊ＩＲ
Ｑによる割込みによって起動された割込み処理の中でバ
ッファ１７の内容をリードしていずれの割込み要因（タ
イムアウト、依頼したＤＭＡ転送の正常終了など）かを
認識したりなどするものである。
【００２３】次に、図２を用いて正常ＤＭＡ転送時の図
１の構成の動作を詳細に説明する。図２において、Ｓ１
は、ＭＰＵからのＤＭＡの起動を受け付ける。これは、
図１のＤＭＡＣ１１がＭＰＵ３からのＤＭＡの起動（Ｄ
ＭＡ転送の起動）を受け付ける。
１の構成の動作を詳細に説明する。図２において、Ｓ１
は、ＭＰＵからのＤＭＡの起動を受け付ける。これは、
図１のＤＭＡＣ１１がＭＰＵ３からのＤＭＡの起動（Ｄ
ＭＡ転送の起動）を受け付ける。
【００２４】Ｓ２は、ＤＭＡ起動する。これは、ＤＭＡ
Ｃ１１がＳ１でＤＭＡの起動を受け付けたことに対応し
て、ＤＭＡ転送を起動する。Ｓ３は、ＤＭＡ転送する。
これは、ＤＭＡＣ１１の制御のもとでメモリ間のデータ
転送を行う。
Ｃ１１がＳ１でＤＭＡの起動を受け付けたことに対応し
て、ＤＭＡ転送を起動する。Ｓ３は、ＤＭＡ転送する。
これは、ＤＭＡＣ１１の制御のもとでメモリ間のデータ
転送を行う。
【００２５】この際、Ｓ７で動作状態通知信号によりタ
イマスタートする。これは、ＤＭＡＣ１１の動作状態通
知端子１２から動作状態通知信号をタイマ２に送出し、
直接にタイマスタートさせる。
イマスタートする。これは、ＤＭＡＣ１１の動作状態通
知端子１２から動作状態通知信号をタイマ２に送出し、
直接にタイマスタートさせる。
【００２６】Ｓ４は、ＤＭＡ転送終了する。この際、Ｓ
８でタイマストップする。これは、ＤＭＡＣ１１が例え
ばＤＭＡＣ１１の動作状態通知端子１２から動作状態通
知信号をインアクティブにしてタイマ２を停止させる。
８でタイマストップする。これは、ＤＭＡＣ１１が例え
ばＤＭＡＣ１１の動作状態通知端子１２から動作状態通
知信号をインアクティブにしてタイマ２を停止させる。
【００２７】Ｓ５は、ＭＰＵに割り込み通知する。これ
は、ＤＭＡＣ１１がＳ４でＤＭＡ転送が正常終了したこ
とに対応して、＊ＩＮＴをＯＲ回路１６に入力して＊Ｉ
ＲＱでＭＰＵ３に割り込み通知する。
は、ＤＭＡＣ１１がＳ４でＤＭＡ転送が正常終了したこ
とに対応して、＊ＩＮＴをＯＲ回路１６に入力して＊Ｉ
ＲＱでＭＰＵ３に割り込み通知する。
【００２８】Ｓ６は、ＭＰＵ３がステータスを読みＤＭ
Ａ完了と認識する。これは、Ｓ５で割り込み通知を受け
たＭＰＵ３が割り込み処理の中で、バッファ１７の内容
をリードし、＊ＩＮＴによる割り込み通知であることを
認識し、ＤＭＡ転送が正常完了と判断する。
Ａ完了と認識する。これは、Ｓ５で割り込み通知を受け
たＭＰＵ３が割り込み処理の中で、バッファ１７の内容
をリードし、＊ＩＮＴによる割り込み通知であることを
認識し、ＤＭＡ転送が正常完了と判断する。
【００２９】以上によって、ＤＭＡＣ１１がＤＭＡ起動
を受け付け、ＤＭＡ起動すると共に動作状態通知端子１
２から動作状態通知信号を外部のタイマ２に通知してタ
イマ起動し、この場合にはＤＭＡ転送が正常終了したの
で＊ＩＮＴを契機として割り込みをＭＰＵ３に通知し、
割り込みの処理の中でＭＰＵ３がＤＭＡ転送が正常終了
したと判断する。この際に、動作状態通知端子１２から
外部に送出した動作状態通知信号によってタイマ２を直
接に起動しているので、タイマスタートの起動遅れがな
いと共にＭＰＵ３に負担をかけることがない。
を受け付け、ＤＭＡ起動すると共に動作状態通知端子１
２から動作状態通知信号を外部のタイマ２に通知してタ
イマ起動し、この場合にはＤＭＡ転送が正常終了したの
で＊ＩＮＴを契機として割り込みをＭＰＵ３に通知し、
割り込みの処理の中でＭＰＵ３がＤＭＡ転送が正常終了
したと判断する。この際に、動作状態通知端子１２から
外部に送出した動作状態通知信号によってタイマ２を直
接に起動しているので、タイマスタートの起動遅れがな
いと共にＭＰＵ３に負担をかけることがない。
【００３０】次に、図３を用いてタイムアウト時の図１
の構成の動作を詳細に説明する。図３において、Ｓ１１
は、ＭＰＵからのＤＭＡの起動を受け付ける。これは、
図１のＤＭＡＣ１１がＭＰＵ３からのＤＭＡの起動（Ｄ
ＭＡ転送の起動）を受け付ける。
の構成の動作を詳細に説明する。図３において、Ｓ１１
は、ＭＰＵからのＤＭＡの起動を受け付ける。これは、
図１のＤＭＡＣ１１がＭＰＵ３からのＤＭＡの起動（Ｄ
ＭＡ転送の起動）を受け付ける。
【００３１】Ｓ１２は、ＤＭＡ起動する。これは、ＤＭ
ＡＣ１１がＳ１１でＤＭＡの起動を受け付けたことに対
応して、ＤＭＡ転送を起動する。Ｓ１３は、ＤＭＡ転送
する。これは、ＤＭＡＣ１１の制御のもとでメモリ間の
データ転送を行う。
ＡＣ１１がＳ１１でＤＭＡの起動を受け付けたことに対
応して、ＤＭＡ転送を起動する。Ｓ１３は、ＤＭＡ転送
する。これは、ＤＭＡＣ１１の制御のもとでメモリ間の
データ転送を行う。
【００３２】この際、Ｓ１５で動作状態通知信号により
タイマスタートする。これは、ＤＭＡＣ１１の動作状態
通知端子１２から動作状態通知信号をタイマ２に送出
し、直接にタイマスタートさせる。
タイマスタートする。これは、ＤＭＡＣ１１の動作状態
通知端子１２から動作状態通知信号をタイマ２に送出
し、直接にタイマスタートさせる。
【００３３】Ｓ１６は、タイムアウト発生する。これ
は、Ｓ１５でタイマ２をタイマスタートさせ、予め設定
した所定時間を経過してタイムアウトが発生する。Ｓ１
７は、ＭＰＵに割込み通知する。これは、タイマ２から
直接受取るとともに、ＭＰＵに割り込み通知する。即
ち、Ｓ１６でタイマ２がタイムアウトしたことに対応し
て、タイムアウト信号（停止信号）を停止端子１３を介
してＤＭＡＣ１１に直接に入力すると共に、ＯＲ回路１
６を介して＊ＩＲＱとしてＭＰＵ３に割り込みを通知す
る。
は、Ｓ１５でタイマ２をタイマスタートさせ、予め設定
した所定時間を経過してタイムアウトが発生する。Ｓ１
７は、ＭＰＵに割込み通知する。これは、タイマ２から
直接受取るとともに、ＭＰＵに割り込み通知する。即
ち、Ｓ１６でタイマ２がタイムアウトしたことに対応し
て、タイムアウト信号（停止信号）を停止端子１３を介
してＤＭＡＣ１１に直接に入力すると共に、ＯＲ回路１
６を介して＊ＩＲＱとしてＭＰＵ３に割り込みを通知す
る。
【００３４】この際、Ｓ１４で、停止端子１３から停止
信号（タイムアウト信号）を直接に受け取ったＤＭＡＣ
１１がＤＭＡ転送を強制的に停止する。Ｓ１８は、ＭＰ
Ｕがステータスを読み、タイムアウトと判断する。これ
は、Ｓ１７で割り込み通知を受けたＭＰＵ３が割り込み
処理の中で、バッファ１７の内容をリードし、タイムア
ウトによる割り込み通知であることを認識し、ＤＭＡ転
送がタイムアウトしたと判断する。
信号（タイムアウト信号）を直接に受け取ったＤＭＡＣ
１１がＤＭＡ転送を強制的に停止する。Ｓ１８は、ＭＰ
Ｕがステータスを読み、タイムアウトと判断する。これ
は、Ｓ１７で割り込み通知を受けたＭＰＵ３が割り込み
処理の中で、バッファ１７の内容をリードし、タイムア
ウトによる割り込み通知であることを認識し、ＤＭＡ転
送がタイムアウトしたと判断する。
【００３５】以上によって、ＤＭＡＣ１１がＤＭＡ起動
を受け付け、ＤＭＡ起動すると共に動作状態通知端子１
２から動作状態通知信号を外部のタイマ２に通知してタ
イマ起動し、この場合にはＤＭＡ転送が正常終了するこ
となく、タイムアウトを契機として割り込みをＭＰＵ３
に通知し、割り込みの処理の中でＭＰＵ３がＤＭＡ転送
がタイムアウトで異常終了したと判断する。この際に、
動作状態通知端子１２から外部に送出した動作状態通知
信号によってタイマ２を直接に起動し、タイムアウト時
にタイムアウト信号（停止信号）をＤＭＡＣ１１の停止
端子１３に直接に入力してＤＭＡ転送を停止および＊Ｉ
ＲＱで割り込み通知をＭＰＵ３に行っているため、タイ
マスタートの起動遅れがないと共に、タイマ３の起動や
タイムアウト時のＤＭＡＣ１１のＤＭＡ転送停止のため
にＭＰＵ３の負担をかけることがなく、オーバーヘッド
を軽減できる。
を受け付け、ＤＭＡ起動すると共に動作状態通知端子１
２から動作状態通知信号を外部のタイマ２に通知してタ
イマ起動し、この場合にはＤＭＡ転送が正常終了するこ
となく、タイムアウトを契機として割り込みをＭＰＵ３
に通知し、割り込みの処理の中でＭＰＵ３がＤＭＡ転送
がタイムアウトで異常終了したと判断する。この際に、
動作状態通知端子１２から外部に送出した動作状態通知
信号によってタイマ２を直接に起動し、タイムアウト時
にタイムアウト信号（停止信号）をＤＭＡＣ１１の停止
端子１３に直接に入力してＤＭＡ転送を停止および＊Ｉ
ＲＱで割り込み通知をＭＰＵ３に行っているため、タイ
マスタートの起動遅れがないと共に、タイマ３の起動や
タイムアウト時のＤＭＡＣ１１のＤＭＡ転送停止のため
にＭＰＵ３の負担をかけることがなく、オーバーヘッド
を軽減できる。
【００３６】図４は、本発明の動作説明図を示す。これ
は、図１の構成におけるタイムチャートである。図４の
（ａ）は、通常のタイムチャートを示す。これは、図２
の正常ＤＭＡ転送時のタイムチャートである。ここで、
＊ＣＨ＊ＳＴは、ＤＭＡＣ１１の動作状態通知端子１２
からチャネル毎にＤＭＡ転送起動時に送出する動作状態
通知信号であって、＊ＣＨ０ＳＴ（チャネルＣＨ０の動
作状態通知信号）や＊ＣＨ１ＳＴ（ＣＨ１の動作状態通
知信号）などである。
は、図１の構成におけるタイムチャートである。図４の
（ａ）は、通常のタイムチャートを示す。これは、図２
の正常ＤＭＡ転送時のタイムチャートである。ここで、
＊ＣＨ＊ＳＴは、ＤＭＡＣ１１の動作状態通知端子１２
からチャネル毎にＤＭＡ転送起動時に送出する動作状態
通知信号であって、＊ＣＨ０ＳＴ（チャネルＣＨ０の動
作状態通知信号）や＊ＣＨ１ＳＴ（ＣＨ１の動作状態通
知信号）などである。
【００３７】＊ＴＯＵＴ＊は、タイマ２がタイムアウト
したときに送出するチャネル毎の信号（停止信号）であ
って、＊ＴＯＵＴ０（チャネルＣＨ０のタイムアウト信
号）や＊ＴＯＵＴ１（チャネルＣＨ１のタイムアウト信
号）などである。
したときに送出するチャネル毎の信号（停止信号）であ
って、＊ＴＯＵＴ０（チャネルＣＨ０のタイムアウト信
号）や＊ＴＯＵＴ１（チャネルＣＨ１のタイムアウト信
号）などである。
【００３８】＊ＩＮＴは、ＤＭＡＣ１１のＤＭＡ転送が
正常終了などしたときに送出する信号である。図４の
（ａ）において、は、ＤＭＡ起動したことに対応し
て、＊ＣＨ＊ＳＴ（動作状態通知信号）がアクティブと
なり、ＤＭＡＣ１１がこの動作状態通知信号をタイマ２
に通知して起動し、動作状態にする（図２のＳ７）。
正常終了などしたときに送出する信号である。図４の
（ａ）において、は、ＤＭＡ起動したことに対応し
て、＊ＣＨ＊ＳＴ（動作状態通知信号）がアクティブと
なり、ＤＭＡＣ１１がこの動作状態通知信号をタイマ２
に通知して起動し、動作状態にする（図２のＳ７）。
【００３９】は、チップ内の割り込み要求が発生した
ことに対応して、＊ＩＮＴを送出してＭＰＵ３に割り込
みでＤＭＡ転送終了を通知すると共に、＊ＣＨ＊ＳＴを
インアクティブにしてタイマ２の動作を停止させる。
ことに対応して、＊ＩＮＴを送出してＭＰＵ３に割り込
みでＤＭＡ転送終了を通知すると共に、＊ＣＨ＊ＳＴを
インアクティブにしてタイマ２の動作を停止させる。
【００４０】以上によって、ＤＭＡＣ１１がでＤＭＡ
起動したときに、＊ＣＨ＊ＳＴでタイマ２を直接に起動
し、ＤＭＡ転送終了時に＊ＩＮＴでＭＰＵ３に終了を通
知すると共に、＊ＣＨ＊ＳＴをインアクティブにしてタ
イマ２を停止させる。これらにより、タイマ２の起動、
停止をＤＭＡＣ１１が＊ＣＨ＊ＳＴ（動作状態通知信
号）を使用して直接に行い、ＭＰＵ３に負担をかけない
と共に遅れなく起動することが可能となる。
起動したときに、＊ＣＨ＊ＳＴでタイマ２を直接に起動
し、ＤＭＡ転送終了時に＊ＩＮＴでＭＰＵ３に終了を通
知すると共に、＊ＣＨ＊ＳＴをインアクティブにしてタ
イマ２を停止させる。これらにより、タイマ２の起動、
停止をＤＭＡＣ１１が＊ＣＨ＊ＳＴ（動作状態通知信
号）を使用して直接に行い、ＭＰＵ３に負担をかけない
と共に遅れなく起動することが可能となる。
【００４１】図４の（ｂ）は、タイムアウト時のタイム
チャートを示す。これは、図３のタイムアウト時のタイ
ムチャートである。ここで、＊ＣＨ＊ＳＴ、＊ＴＯＵＴ
＊、および＊ＩＮＴは図４の（ａ）と同様であるので、
説明を省略する。
チャートを示す。これは、図３のタイムアウト時のタイ
ムチャートである。ここで、＊ＣＨ＊ＳＴ、＊ＴＯＵＴ
＊、および＊ＩＮＴは図４の（ａ）と同様であるので、
説明を省略する。
【００４２】図４の（ｂ）において、は、ＤＭＡ起動
したことに対応して、＊ＣＨ＊ＳＴ（動作状態通知信
号）がアクティブとなり、ＤＭＡＣ１１がこの動作状態
通知信号をタイマ２に通知して起動し、動作状態にする
（図３のＳ１５）。
したことに対応して、＊ＣＨ＊ＳＴ（動作状態通知信
号）がアクティブとなり、ＤＭＡＣ１１がこの動作状態
通知信号をタイマ２に通知して起動し、動作状態にする
（図３のＳ１５）。
【００４３】は、タイマ３にタイムアウト発生したこ
とに対応して、＊ＴＯＵＴ＊（停止信号）をＤＭＡＣ１
１に入力してＤＭＡ転送停止などする。詳述すれば、＊
ＴＯＵＴ＊（停止信号）を送出してＤＭＡＣ１１の停止
端子１３から入力し、当該ＤＭＡＣ１１を直接にＤＭＡ
停止すると共に、ＯＲ回路１６を介して＊ＩＲＱをＭＰ
Ｕ３に通知して割り込みの中でＭＰＵ３がタイムアウト
をバッファ１７からリードして認識する。そして、ＤＭ
ＡＣ１１は、＊ＣＨ＊ＳＴをインアクティブにすると共
に必要に応じて＊ＩＮＴをアクティブにする。
とに対応して、＊ＴＯＵＴ＊（停止信号）をＤＭＡＣ１
１に入力してＤＭＡ転送停止などする。詳述すれば、＊
ＴＯＵＴ＊（停止信号）を送出してＤＭＡＣ１１の停止
端子１３から入力し、当該ＤＭＡＣ１１を直接にＤＭＡ
停止すると共に、ＯＲ回路１６を介して＊ＩＲＱをＭＰ
Ｕ３に通知して割り込みの中でＭＰＵ３がタイムアウト
をバッファ１７からリードして認識する。そして、ＤＭ
ＡＣ１１は、＊ＣＨ＊ＳＴをインアクティブにすると共
に必要に応じて＊ＩＮＴをアクティブにする。
【００４４】以上によって、ＤＭＡＣ１１がでＤＭＡ
起動したときに、＊ＣＨ＊ＳＴでタイマ２を直接に起動
し、でタイムアウト発生したときに＊ＴＯＵＴ＊をＤ
ＭＡＣ１１に直接に入力してＤＭＡ停止および＊ＩＲＱ
をＭＰＵ３に通知してタイムアウトによる終了の旨を通
知する。これらにより、タイマ２の起動、停止をＤＭＡ
Ｃ１１が＊ＣＨ＊ＳＴ（動作状態通知信号）を使用して
直接に行い、しかもタイムアウト発生時に＊ＴＯＵＴ＊
（停止信号）によって直接にＤＭＡＣ１１によるＤＭＡ
停止を行い、ＭＰＵ３に負担をかけないと共にタイマ起
動を遅れなく起動することが可能となる。
起動したときに、＊ＣＨ＊ＳＴでタイマ２を直接に起動
し、でタイムアウト発生したときに＊ＴＯＵＴ＊をＤ
ＭＡＣ１１に直接に入力してＤＭＡ停止および＊ＩＲＱ
をＭＰＵ３に通知してタイムアウトによる終了の旨を通
知する。これらにより、タイマ２の起動、停止をＤＭＡ
Ｃ１１が＊ＣＨ＊ＳＴ（動作状態通知信号）を使用して
直接に行い、しかもタイムアウト発生時に＊ＴＯＵＴ＊
（停止信号）によって直接にＤＭＡＣ１１によるＤＭＡ
停止を行い、ＭＰＵ３に負担をかけないと共にタイマ起
動を遅れなく起動することが可能となる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
ＤＭＡＣ１１のチャネル毎の動作状態通知端子１２およ
び停止端子１３を設けてタイマ２をハードウェアで直接
に起動／停止、更にタイムアウト発生時にＤＭＡＣ１１
のＤＭＡ停止を直接に行ったりする構成を採用している
ため、ＤＭＡＣ１１の正確なタイマ監視を実現すると共
にオーバーヘッドを軽減することができる。また、ＤＭ
ＡＣ１１およびＩ／Ｏ制御１４、更に必要な外部回路
（ＯＲ回路１６、バッファ１７など）をチップ内に収め
ることにより、省スペースを図ることが可能となる。
ＤＭＡＣ１１のチャネル毎の動作状態通知端子１２およ
び停止端子１３を設けてタイマ２をハードウェアで直接
に起動／停止、更にタイムアウト発生時にＤＭＡＣ１１
のＤＭＡ停止を直接に行ったりする構成を採用している
ため、ＤＭＡＣ１１の正確なタイマ監視を実現すると共
にオーバーヘッドを軽減することができる。また、ＤＭ
ＡＣ１１およびＩ／Ｏ制御１４、更に必要な外部回路
（ＯＲ回路１６、バッファ１７など）をチップ内に収め
ることにより、省スペースを図ることが可能となる。
【図１】本発明の１実施例構成図である。
【図２】本発明の正常ＤＭＡ転送時のフローチャートで
ある。
ある。
【図３】本発明のタイムアウト時のフローチャートであ
る。
る。
【図４】本発明の動作説明図である。
【図５】従来技術の構成図である。
【図６】従来技術の動作説明図である。
１：ＩＣ １１：ＤＭＡＣ １２：動作状態端子 １３：停止端子 １４：Ｉ／Ｏ制御 １５：データバス制御 １６：ＯＲ回路 １７：バッファ ２：タイマ ３：ＭＰＵ
Claims (2)
- 【請求項１】チャネル毎にタイマ監視して割り込みを制
御するチャネル割込制御方式において、 ＤＭＡＣ（１１）のチャネル毎の動作状態通知端子（１
２）および停止端子（１３）を設け、 この動作状態通知端子（１２）からの動作状態通知信号
によってタイマ（２）を直接に起動すると共に、この起
動したタイマ（２）がタイムアウトしたときに停止信号
を上記停止端子（１３）に直接に入力して停止させるよ
うに構成したことを特徴とするチャネル割込制御方式。 - 【請求項２】上記停止信号を割込み要因の１つとして生
成した割込信号ＩＲＱをＤＭＡ要求元に通知して割込み
を発生させ、この割込みの処理の中でタイムアウトした
ときの停止信号である旨をステータスとしてバッファ
（１７）からリードし得るように構成したことを特徴と
した請求項１記載のチャネル割込制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299470A JPH06149686A (ja) | 1992-11-10 | 1992-11-10 | チャネル割込制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299470A JPH06149686A (ja) | 1992-11-10 | 1992-11-10 | チャネル割込制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149686A true JPH06149686A (ja) | 1994-05-31 |
Family
ID=17872994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299470A Pending JPH06149686A (ja) | 1992-11-10 | 1992-11-10 | チャネル割込制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7055752B2 (en) | 2000-05-22 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | IC card |
-
1992
- 1992-11-10 JP JP4299470A patent/JPH06149686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7055752B2 (en) | 2000-05-22 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | IC card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| JPH06149686A (ja) | チャネル割込制御方式 | |
| JPS634209B2 (ja) | ||
| KR100253446B1 (ko) | 복수 마이크로컴퓨터 응용 수단 사이에 데이터를 전송하는 데이 터 전송 시스템 | |
| JP2560476B2 (ja) | 通信制御装置 | |
| JPH03225546A (ja) | オプション基板の実装有無確認方法 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JPS598038A (ja) | デ−タ入出力処理装置 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JP4030216B2 (ja) | マイクロプロセッサとマイクロプロセッサを含むシステム及びマイクロプロセッサのバスサイクル制御方法 | |
| JP2802091B2 (ja) | 割込ベクタ制御方式 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH05158723A (ja) | 分散処理型制御装置の異常診断装置 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPH08314814A (ja) | 通信装置 | |
| JPS5936456A (ja) | 通信制御装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH0468458A (ja) | データ通信処理装置 | |
| JPH0535460B2 (ja) | ||
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPH05100974A (ja) | ソフトウエア・ダウンロード方式 | |
| JPH0248762A (ja) | コンピュータ・システム | |
| JPH084278B2 (ja) | シリアル通信機能を備えたマイクロコンピュータシステム | |
| JPS6340955A (ja) | 直接メモリアクセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030204 |