JPH03226879A - 入出力ポート制御レジスタ - Google Patents
入出力ポート制御レジスタInfo
- Publication number
- JPH03226879A JPH03226879A JP2022916A JP2291690A JPH03226879A JP H03226879 A JPH03226879 A JP H03226879A JP 2022916 A JP2022916 A JP 2022916A JP 2291690 A JP2291690 A JP 2291690A JP H03226879 A JPH03226879 A JP H03226879A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- port
- value
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路の入出力ポートの入力、出力
を制御するレジスタ（以下方向レジスタと呼ぶ）に関す
るものである。
を制御するレジスタ（以下方向レジスタと呼ぶ）に関す
るものである。
第２図は従来の入出力ポートの構成ブロック図で、図に
おいて、（６）は外部端子と接続されるポート、 （１
） ＜ｘポート（６）の入力、出力を制御する方向レジ
スタ、（２）は出力時ポート（６）に出力する値をラッ
チしているポートラッチ、（３）は方向レジスタ（１）
のリセット後の値を決定させるためのトランジスタ、（
４）は出力用の出力バッファ、（５）は入力用の入力バ
ッファである。
おいて、（６）は外部端子と接続されるポート、 （１
） ＜ｘポート（６）の入力、出力を制御する方向レジ
スタ、（２）は出力時ポート（６）に出力する値をラッ
チしているポートラッチ、（３）は方向レジスタ（１）
のリセット後の値を決定させるためのトランジスタ、（
４）は出力用の出力バッファ、（５）は入力用の入力バ
ッファである。
次に動作について説明する。トランジスタ（３）の入力
であるリセット信号はハイアクティブであり、１”の時
リセットとなる。リセット信号が”１′になることによ
り、トランジスタ（３）が”ＯＮ”することで方向レジ
スタ（１）の内容が′０′にリセットされる。リセット
状態か解除され、リセット信号が”０”となりトランジ
スタ（３）が°ＯＦＦ”したあとも、方向レジスタ（１
）の内容はリセット時の１０＠が保持される。すなわち
、リセット時に解除後の値が決定される。
であるリセット信号はハイアクティブであり、１”の時
リセットとなる。リセット信号が”１′になることによ
り、トランジスタ（３）が”ＯＮ”することで方向レジ
スタ（１）の内容が′０′にリセットされる。リセット
状態か解除され、リセット信号が”０”となりトランジ
スタ（３）が°ＯＦＦ”したあとも、方向レジスタ（１
）の内容はリセット時の１０＠が保持される。すなわち
、リセット時に解除後の値が決定される。
方向レジスタ（１）の値が”１”の時は出力バッファ（
４）は有効、人力バッファ（５）の出力はフローティン
グ状態となり、ポートラッチ（２）の値がポート（６）
に出力される。
４）は有効、人力バッファ（５）の出力はフローティン
グ状態となり、ポートラッチ（２）の値がポート（６）
に出力される。
また、方向レジスタ（１）の値が”０”の時は出力バッ
ファ（４）の出力はフローティング状態々なり、−方、
入力バッファ（５）が有効となる。よって、ポート（６
）の値が入力値としてデータバスに入力される。
ファ（４）の出力はフローティング状態々なり、−方、
入力バッファ（５）が有効となる。よって、ポート（６
）の値が入力値としてデータバスに入力される。
尚、リセット解除後の値を変更し、初期値を設定する場
合はプログラムにより行う。
合はプログラムにより行う。
従来の方向レジスタは以上のように構成されていたので
、入出力ポートを出力ポートとして使用する場合、リセ
ット解除後にプログラムで方向レジスタを設定しなけれ
ばならないという問題点があった。
、入出力ポートを出力ポートとして使用する場合、リセ
ット解除後にプログラムで方向レジスタを設定しなけれ
ばならないという問題点があった。
この発明ハ上記のような問題点を解消するためになされ
たもので、方向レジスタの初期値をプログラムを使用す
ることな（ハードウェアにより任意に設定できる方向レ
ジスタを得ることを目的とする。
たもので、方向レジスタの初期値をプログラムを使用す
ることな（ハードウェアにより任意に設定できる方向レ
ジスタを得ることを目的とする。
この発明に係る方向レジスタは、リセット解除後の方向
レジスタの値をポートに与えられた値により任意に設定
することによって、プログラム圧よる方向レジスタの初
期値設定を不要にし、プログラムによる設定を不要にす
るものである。
レジスタの値をポートに与えられた値により任意に設定
することによって、プログラム圧よる方向レジスタの初
期値設定を不要にし、プログラムによる設定を不要にす
るものである。
この発明における方向レジスタは、ポートに与えられた
値をリセット信号を制御信号としたトランスミッション
ケートを利用し、リセット中に方向レジスタの初期値を
任意に決定することを可能とする。
値をリセット信号を制御信号としたトランスミッション
ケートを利用し、リセット中に方向レジスタの初期値を
任意に決定することを可能とする。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による入出力ポートの構成
ブロック図で、図ておいて、（６＋１４外部端子と接続
されるポート、（１）はポート（６）の入力、出力を制
御する方向レジスタ、（２ｊは出力時ポート（６に出力
する値をラッチしているポートラッチ、（８はリセット
中のポート（６）のイ直を方向レジスタ（１）に伝達す
るためのトランスミッションケート、（４）は出力用の
出力バッファ、ｆ５）ｉｔ入力用の人カバソファ、（７
）はリセット中のポートラッチ（２）の値とポート（６
）の値とがぶつからないようにするロジックである。
ブロック図で、図ておいて、（６＋１４外部端子と接続
されるポート、（１）はポート（６）の入力、出力を制
御する方向レジスタ、（２ｊは出力時ポート（６に出力
する値をラッチしているポートラッチ、（８はリセット
中のポート（６）のイ直を方向レジスタ（１）に伝達す
るためのトランスミッションケート、（４）は出力用の
出力バッファ、ｆ５）ｉｔ入力用の人カバソファ、（７
）はリセット中のポートラッチ（２）の値とポート（６
）の値とがぶつからないようにするロジックである。
次に動作について説明する。リセット信号はハイアクテ
ィブであり、”１”の時リセットとなる。
ィブであり、”１”の時リセットとなる。
リセット信号か”１″になると、トランスミッションゲ
ート（８）は伝達状態となり、ポート（６；の値が方向
レジスタ（１）に取り込まれ、リセットＭ除後の値が決
定される。制御用ロジック（７）は、リセット中のポー
トラッチ（２）の値とポート（６）の値とかぶつからな
いように、出力バッファ（４）の出力をフローティング
状態にしている。
ート（８）は伝達状態となり、ポート（６；の値が方向
レジスタ（１）に取り込まれ、リセットＭ除後の値が決
定される。制御用ロジック（７）は、リセット中のポー
トラッチ（２）の値とポート（６）の値とかぶつからな
いように、出力バッファ（４）の出力をフローティング
状態にしている。
リセット解除後、リセット信号は”０”になる。
方向レジスタ（１）の値が”１”の時制御用ロジック（
７）の出力は１″となり、出力バッファ（４）は有効、
入カバソファ（５）の出力（１フローテイング状態とな
る。
７）の出力は１″となり、出力バッファ（４）は有効、
入カバソファ（５）の出力（１フローテイング状態とな
る。
よって、ポートラッチ（２）の値がポート（６）に出力
される。
される。
また、方向レジスタ（１）の値が０°の時ｆｌｆｉｌ
ｍ用ロジック（７）の出力は”０″となり、出力バッフ
ァ（４）の出力はフローティング状態、入カバソファ（
５）は有効となる。よって、ポート（６）の値が入力値
としてデータバスに出力される。
ｍ用ロジック（７）の出力は”０″となり、出力バッフ
ァ（４）の出力はフローティング状態、入カバソファ（
５）は有効となる。よって、ポート（６）の値が入力値
としてデータバスに出力される。
以上のようにこの発明によれば、リセット解除後の値を
ポートに与えられた値により任意に決定できるようにし
たので、プログラムによる方向レジスタの初期値設定が
不要になる。
ポートに与えられた値により任意に決定できるようにし
たので、プログラムによる方向レジスタの初期値設定が
不要になる。
第１図はこの発明−実施ｆｌＫよる入出力ポートの構成
ブロック図、第２図は従来の人出力ポートの構成ブロッ
ク図である。 図において、（１）は方向レジスタ、（２）はポートラ
ッチ、（４）は出力バッファ、（５）は人力バッファ、
（６はポート、（７）は制ｆＡｊ用ロジック、（８）は
トランスミッシぢンゲートを示す。 なお、図中、同一符号は同一、または相当部分をボす。
ブロック図、第２図は従来の人出力ポートの構成ブロッ
ク図である。 図において、（１）は方向レジスタ、（２）はポートラ
ッチ、（４）は出力バッファ、（５）は人力バッファ、
（６はポート、（７）は制ｆＡｊ用ロジック、（８）は
トランスミッシぢンゲートを示す。 なお、図中、同一符号は同一、または相当部分をボす。
Claims (1)
- 入出力ポートの入力、出力を制御するレジスタにおいて
、リセット中に各ポートに与えられた値を方向レジスタ
の値として取り込み、レジスタの内容をセットすること
を特徴とする入出力ポート制御レジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022916A JPH03226879A (ja) | 1990-01-31 | 1990-01-31 | 入出力ポート制御レジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022916A JPH03226879A (ja) | 1990-01-31 | 1990-01-31 | 入出力ポート制御レジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03226879A true JPH03226879A (ja) | 1991-10-07 |
Family
ID=12095968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022916A Pending JPH03226879A (ja) | 1990-01-31 | 1990-01-31 | 入出力ポート制御レジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03226879A (ja) |
-
1990
- 1990-01-31 JP JP2022916A patent/JPH03226879A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0348689B2 (ja) | ||
| CN113189882B (zh) | 一种io自适应集成控制电路及控制方法 | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JP2664109B2 (ja) | リアルタイムポート | |
| JP2692469B2 (ja) | データ制御装置 | |
| JPS583140Y2 (ja) | 双方向性信号バスのバッファ装置 | |
| JPH0710421Y2 (ja) | 出力デ−タ制御回路 | |
| KR100289806B1 (ko) | 프로그래머블 입출력장치 | |
| JPS62297916A (ja) | デ−タ入力回路 | |
| JPH02104016A (ja) | マスタースレーブ形フリツプフロツプ回路 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPS60242724A (ja) | 集積論理回路 | |
| JPH0237067Y2 (ja) | ||
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JP3048762B2 (ja) | 半導体集積回路装置 | |
| JPH0516211B2 (ja) | ||
| JPH0483414A (ja) | ラッチ回路 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPH0495295A (ja) | メモリー回路 | |
| JPS59133627A (ja) | マイクロコンピユ−タの入出力回路 | |
| JPH0517565B2 (ja) | ||
| JPS63142919A (ja) | 出力バツフア回路 | |
| JPS6020224A (ja) | 半導体集積回路装置 |