JPH0323018B2 - - Google Patents
Info
- Publication number
- JPH0323018B2 JPH0323018B2 JP59227014A JP22701484A JPH0323018B2 JP H0323018 B2 JPH0323018 B2 JP H0323018B2 JP 59227014 A JP59227014 A JP 59227014A JP 22701484 A JP22701484 A JP 22701484A JP H0323018 B2 JPH0323018 B2 JP H0323018B2
- Authority
- JP
- Japan
- Prior art keywords
- reference frame
- circuit
- count value
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は受信されるデイジタルデータのフレー
ム毎に同期をとるためのフレーム同期回路に関す
る。
ム毎に同期をとるためのフレーム同期回路に関す
る。
デイジタル伝送を行なうデイジタル装置例えば
デイジタル交換機、情報処理装置などにおいて、
伝送されて来たデイジタルデータを誤りなく受信
するためにはその同期をとることが必要不可欠で
ある。
デイジタル交換機、情報処理装置などにおいて、
伝送されて来たデイジタルデータを誤りなく受信
するためにはその同期をとることが必要不可欠で
ある。
このような同期をとるのに、伝送されて来たデ
イジタルデータに付加されている同期化パターン
に受信装置のタイミングを合わせた場合や受信装
置のタイミングに受信されるデータのタイミング
を合わせていかなければならない場合がある。
イジタルデータに付加されている同期化パターン
に受信装置のタイミングを合わせた場合や受信装
置のタイミングに受信されるデータのタイミング
を合わせていかなければならない場合がある。
従来のフレーム同期回路には、フレームカウン
タを設ける一方、受信データのフレームパターン
を検出回路で検出し、そのフレーム位相を基準に
してそのフレーム位相にフレームカウンタの位相
を合わせるようにしてフレームの同期をとるもの
がある。
タを設ける一方、受信データのフレームパターン
を検出回路で検出し、そのフレーム位相を基準に
してそのフレーム位相にフレームカウンタの位相
を合わせるようにしてフレームの同期をとるもの
がある。
この形式のフレーム同期回路はフレームカウン
タの位相を変えねばならない関係上、システム内
の絶対位相をフレームカウンタにて決定される如
きシステム構成においては、上述のフレーム同期
回路をそのシステムで採用することはできない。
タの位相を変えねばならない関係上、システム内
の絶対位相をフレームカウンタにて決定される如
きシステム構成においては、上述のフレーム同期
回路をそのシステムで採用することはできない。
本発明は上述の問題点を解決し得るフレーム同
期回路を提供するもので、その手段は基準フレー
ムカウンタと、該基準フレームカウンタのカウン
ト値を書込みアドレスとしてデータフレームパタ
ーンを含む入力データが書込まれるメモリと、該
メモリの読み出し出力に接続されたフレームパタ
ーン検出回路と、該フレームパターン検出回路の
出力に応答して前記基準フレームカウンタのカウ
ント値を保持する一時保持回路と、該一時保持回
路のカウント値と、前記書込みアドレスの位相と
読み出しアドレスの位相との間の位相差が零であ
るときの前記基準フレームカウンタのカウント値
との差を出力する差出力回路と、該差出力回路の
出力値だけ前記基準フレームカウンタのカウント
値を修正した値を読み出しアドレスとして前記メ
モリのデータを読み出す読み出し回路とを備えて
構成したものである。
期回路を提供するもので、その手段は基準フレー
ムカウンタと、該基準フレームカウンタのカウン
ト値を書込みアドレスとしてデータフレームパタ
ーンを含む入力データが書込まれるメモリと、該
メモリの読み出し出力に接続されたフレームパタ
ーン検出回路と、該フレームパターン検出回路の
出力に応答して前記基準フレームカウンタのカウ
ント値を保持する一時保持回路と、該一時保持回
路のカウント値と、前記書込みアドレスの位相と
読み出しアドレスの位相との間の位相差が零であ
るときの前記基準フレームカウンタのカウント値
との差を出力する差出力回路と、該差出力回路の
出力値だけ前記基準フレームカウンタのカウント
値を修正した値を読み出しアドレスとして前記メ
モリのデータを読み出す読み出し回路とを備えて
構成したものである。
本発明回路によれば、入力データを前記基準フ
レームカウンタのカウント値が示す前記メモリの
アドレスに書き込む。前記読み出し回路により前
記メモリの読み出しが行なわれ、フレームパター
ンが前記フレームパターン検出回路によつて検出
されたことに応答して前記基準フレームカウンタ
のカウント値を前記一時保持回路に保持する。前
記差出力回路は、保持されたカウント値と、前記
位相差が零であるときの基準フレームカウンタの
カウント値との差を出力する。その差だけ修正し
た前記基準フレームカウンタのカウント値を呼び
出しアドレスとしてメモリからのデータの読み出
しに用いるようにしてフレーム同期をとつている
から、その同期に前記基準フレームカウンタが活
用され得ることになる。従つて、基準フレームカ
ウンタの位相は、入力デーータによつて変えられ
ることはなく、システムの絶対位相として使用す
ることができる。
レームカウンタのカウント値が示す前記メモリの
アドレスに書き込む。前記読み出し回路により前
記メモリの読み出しが行なわれ、フレームパター
ンが前記フレームパターン検出回路によつて検出
されたことに応答して前記基準フレームカウンタ
のカウント値を前記一時保持回路に保持する。前
記差出力回路は、保持されたカウント値と、前記
位相差が零であるときの基準フレームカウンタの
カウント値との差を出力する。その差だけ修正し
た前記基準フレームカウンタのカウント値を呼び
出しアドレスとしてメモリからのデータの読み出
しに用いるようにしてフレーム同期をとつている
から、その同期に前記基準フレームカウンタが活
用され得ることになる。従つて、基準フレームカ
ウンタの位相は、入力デーータによつて変えられ
ることはなく、システムの絶対位相として使用す
ることができる。
第１図は、フレーム同期回路の１つの構成例を
示す。この図において、１は線２を経て入力され
るデータフレームパターンを含む入力データが書
き込まれ読み出されるメモリ（RAM）である。
メモリ１のための書込みアドレスは基準フレーム
カウンタのカウント出力４から線５を経てメモリ
１の書込み部に供給される。基準フレームカウン
タ３のカウント出力４は又加算器６の一方の入力
に接続されており、加算器６は例えばTTL ICで
構成されそのCi入力には“１”が供給される。基
準フレームカウンタ３は又基準フレームパターン
検出パルス出力７を有する。
示す。この図において、１は線２を経て入力され
るデータフレームパターンを含む入力データが書
き込まれ読み出されるメモリ（RAM）である。
メモリ１のための書込みアドレスは基準フレーム
カウンタのカウント出力４から線５を経てメモリ
１の書込み部に供給される。基準フレームカウン
タ３のカウント出力４は又加算器６の一方の入力
に接続されており、加算器６は例えばTTL ICで
構成されそのCi入力には“１”が供給される。基
準フレームカウンタ３は又基準フレームパターン
検出パルス出力７を有する。
８はメモリ１の読み出し出力に接続され、デー
タフレームパターン検出パルスを発生するフレー
ムパターン検出回路である。フレームパターン検
出回路８のデータフレームパターン検出パルス
は、位相差検出回路９を構成する位相差検出カウ
ンタ１０へスタートパルスとして供給される。カ
ウンタ１０は又基準フレームカウンタ３の基準フ
レームパターン検出パルスをストツプパルスとし
て受ける。カウンタ１０の出力はラツチ１１を介
して加算器６の他方の入力に接続されている。加
算器６の出力はメモリの読み出し部に接続されて
いる。
タフレームパターン検出パルスを発生するフレー
ムパターン検出回路である。フレームパターン検
出回路８のデータフレームパターン検出パルス
は、位相差検出回路９を構成する位相差検出カウ
ンタ１０へスタートパルスとして供給される。カ
ウンタ１０は又基準フレームカウンタ３の基準フ
レームパターン検出パルスをストツプパルスとし
て受ける。カウンタ１０の出力はラツチ１１を介
して加算器６の他方の入力に接続されている。加
算器６の出力はメモリの読み出し部に接続されて
いる。
上述構成回路の動作を説明する。
説明の都合上、位相差カウンタ１０は初期状態
（零出力）に設定されて回路の動作は開始される
ものとする。線２を経て入力されるデータフレー
ムパターンを含む入力データは基準フレームカウ
ンタのカウント値を書込みアドレスとしてメモリ
１に書き込まれ、加算器６の出力値を読み出しア
ドレスとしてメモリ１からデータを読み出す。
（零出力）に設定されて回路の動作は開始される
ものとする。線２を経て入力されるデータフレー
ムパターンを含む入力データは基準フレームカウ
ンタのカウント値を書込みアドレスとしてメモリ
１に書き込まれ、加算器６の出力値を読み出しア
ドレスとしてメモリ１からデータを読み出す。
その読み出されたデータのフレームパターンが
フレームパターン検出回路８で検出されてデータ
フレームパターン検出パルスが発生され、該パル
スがスタートパルスとして位相差検出カウンタ１
０に供給される。そのデータフレームパターン検
出パルスと基準フレームカウンタ３から供給され
る基準フレームパターン検出パルスとの間に位相
差がなければカウンタ１０のカウント動作は生ぜ
しめられない。つまり、カウント値は位相差がな
いことを示す零にある。そのカウント値がラツチ
１１にラツチされ、加算器６に供給されて基準フ
レームカウンタのカウント値に加算される。従つ
て、メモリ１の読み出しアドレスは入力データが
書き込まれたアドレスと同一である。
フレームパターン検出回路８で検出されてデータ
フレームパターン検出パルスが発生され、該パル
スがスタートパルスとして位相差検出カウンタ１
０に供給される。そのデータフレームパターン検
出パルスと基準フレームカウンタ３から供給され
る基準フレームパターン検出パルスとの間に位相
差がなければカウンタ１０のカウント動作は生ぜ
しめられない。つまり、カウント値は位相差がな
いことを示す零にある。そのカウント値がラツチ
１１にラツチされ、加算器６に供給されて基準フ
レームカウンタのカウント値に加算される。従つ
て、メモリ１の読み出しアドレスは入力データが
書き込まれたアドレスと同一である。
しかし、基準フレームパターン検出パルスとデ
ータフレームパターン検出パルスとの間に位相差
があるならば、その位相差に相当するカウント動
作がカウンタ１０で生ぜしめられる。そのカウン
ト値だけ基準フレームカウンタ３のカウント値を
加算器６で修正してメモリ１からのデータ読み出
しタイミングをずらせ、フレームの同期をとる。
上述のところから明らかなように、基準フレーム
カウンタの位相は変えられることなく、フレーム
の同期はとられる。
ータフレームパターン検出パルスとの間に位相差
があるならば、その位相差に相当するカウント動
作がカウンタ１０で生ぜしめられる。そのカウン
ト値だけ基準フレームカウンタ３のカウント値を
加算器６で修正してメモリ１からのデータ読み出
しタイミングをずらせ、フレームの同期をとる。
上述のところから明らかなように、基準フレーム
カウンタの位相は変えられることなく、フレーム
の同期はとられる。
第２図は、本発明の一実施例を示す。この実施
例は、第１図の位相差検出回路９で必要な位相差
検出カウンタ１０を使用せずにフレーム同期回路
を構成したものである。即ち、データフレームパ
ターン検出パルスに応答して基準フレームカウン
タ１のカウント値をラツチ２０にラツチさせ、そ
のカウント値とデータフレームパターンが基準フ
レームカウンタ３の基準フレームパターンと一致
している場合にラツチ２０にラツチされるであろ
うカウント値（α）との差（位相差）が加算器２
１（その一例は加算器６と同様に構成される。）
から出力され得るようにしたものである。ラツチ
２０、加算器６が、それぞれ〔問題点を解決する
ための手段〕、及び〔作用〕の項で説明した一時
保持回路、読み出し回路に対応する。２２，２３
はインバータである。インバータ２２、加算器２
１、インバータ２３が、〔問題点を解決するため
の手段〕、及び〔作用〕の項で説明した差出力回
路に対応する。その他の同一の構成要素には同一
の参照番号を付してその説明を省略する。
例は、第１図の位相差検出回路９で必要な位相差
検出カウンタ１０を使用せずにフレーム同期回路
を構成したものである。即ち、データフレームパ
ターン検出パルスに応答して基準フレームカウン
タ１のカウント値をラツチ２０にラツチさせ、そ
のカウント値とデータフレームパターンが基準フ
レームカウンタ３の基準フレームパターンと一致
している場合にラツチ２０にラツチされるであろ
うカウント値（α）との差（位相差）が加算器２
１（その一例は加算器６と同様に構成される。）
から出力され得るようにしたものである。ラツチ
２０、加算器６が、それぞれ〔問題点を解決する
ための手段〕、及び〔作用〕の項で説明した一時
保持回路、読み出し回路に対応する。２２，２３
はインバータである。インバータ２２、加算器２
１、インバータ２３が、〔問題点を解決するため
の手段〕、及び〔作用〕の項で説明した差出力回
路に対応する。その他の同一の構成要素には同一
の参照番号を付してその説明を省略する。
第１図について説明したフレーム同期化動作に
ついての基本的な動作は、第２図に示す回路にお
いても同じであるので、前述のような回路構成上
の差異である位相差検出回路１９についての動作
を以下に、主として説明する。
ついての基本的な動作は、第２図に示す回路にお
いても同じであるので、前述のような回路構成上
の差異である位相差検出回路１９についての動作
を以下に、主として説明する。
前述と同様に、フレームパターン検出回路８で
フレームパターンが検出されると、その検出信号
に応答して基準フレームカウンタ３のカウント値
がラツチ２０にラツチされる。そのカウント値
は、インバータ２２を経て加算器２１の一方の入
力へ供給される。
フレームパターンが検出されると、その検出信号
に応答して基準フレームカウンタ３のカウント値
がラツチ２０にラツチされる。そのカウント値
は、インバータ２２を経て加算器２１の一方の入
力へ供給される。
この加算器２１の他方の入力には、書き込みア
ドレスの位相（基準フレームカウンタ３から出力
されるアドレスの位相）と読み出しアドレスの位
相（加算器６から出力されるアドレスの位相）と
の位相差が零であるとき基準フレームカウンタ３
のカウント値αが供給されているから、前記位相
差が零であるときには、加算器２１から零の値が
出力される。従つて、加算器６における読み出し
アドレスの修正は生じない。
ドレスの位相（基準フレームカウンタ３から出力
されるアドレスの位相）と読み出しアドレスの位
相（加算器６から出力されるアドレスの位相）と
の位相差が零であるとき基準フレームカウンタ３
のカウント値αが供給されているから、前記位相
差が零であるときには、加算器２１から零の値が
出力される。従つて、加算器６における読み出し
アドレスの修正は生じない。
前記書き込みアドレスの位相と読み出しアドレ
スの位相との間に位相差が生ずると、その位相差
に相当した値が、加算器２１から出力される。そ
の値だけ基準フレームカウンタ３のカウント値が
加算器６において修正され、修正されたカウント
値がメモリ１へ読み出しアドレスとして供給され
る。かくして、前記書き込みアドレスの位相と読
み出しアドレスの位相との間の同期が取られる。
スの位相との間に位相差が生ずると、その位相差
に相当した値が、加算器２１から出力される。そ
の値だけ基準フレームカウンタ３のカウント値が
加算器６において修正され、修正されたカウント
値がメモリ１へ読み出しアドレスとして供給され
る。かくして、前記書き込みアドレスの位相と読
み出しアドレスの位相との間の同期が取られる。
前述ところから明らかなように、システムで用
いられている基準フレームカウンタ３が、フレー
ム同期に活用されている。その基準フレームカウ
ンタ３の位相は、入力データによつて変えられる
ことはないから、その位相は保存される。
いられている基準フレームカウンタ３が、フレー
ム同期に活用されている。その基準フレームカウ
ンタ３の位相は、入力データによつて変えられる
ことはないから、その位相は保存される。
以上説明したように本発明によれば、メモリか
ら読み出したフレームパターンを検出した時の基
準フレームカウンタのカウント値を取り込んで基
準位相値との差を求めるようにしたので、基準フ
レームカウンタのフレーム同期への活用が図れ
る。その活用において、基準フレームカウンタの
位相は、入力データによつて変えられることはな
いから、その位相はシステムの絶対位相として使
用することができる。
ら読み出したフレームパターンを検出した時の基
準フレームカウンタのカウント値を取り込んで基
準位相値との差を求めるようにしたので、基準フ
レームカウンタのフレーム同期への活用が図れ
る。その活用において、基準フレームカウンタの
位相は、入力データによつて変えられることはな
いから、その位相はシステムの絶対位相として使
用することができる。
第１図はフレーム同期回路の１つの構成例を示
す図、第２図は本発明の一実施例を示す図であ
る。 図中、１はメモリ、３は基準フレームカウン
タ、６，２１は加算器、８はフレームパターン検
出回路、９は位相差検出回路、１０は位相差検出
カウンタ、１１，２０はラツチ、２２，２３はイ
ンバータである。
す図、第２図は本発明の一実施例を示す図であ
る。 図中、１はメモリ、３は基準フレームカウン
タ、６，２１は加算器、８はフレームパターン検
出回路、９は位相差検出回路、１０は位相差検出
カウンタ、１１，２０はラツチ、２２，２３はイ
ンバータである。
Claims (1)
- 【特許請求の範囲】 １ 基準フレームカウンタと、 該基準フレームカウンタのカウント値を書込み
アドレスとしてデータフレームパターンを含む入
力データが書き込まれるメモリと、 該メモリの読み出し出力に接続されたフレーム
パターン検出回路と、 該フレームパターン検出回路の出力に応答して
前記基準フレームカウンタのカウント値を保持す
る一時保持回路と、 該一時保持回路のカウント値と、前記書き込み
アドレスの位相と読み出しアドレスの位相との間
の位相差が零であるときの前記基準フレームカウ
ンタのカウント値との差を出力する差出力回路
と、 該差出力回路の出力値だけ前記基準フレームカ
ウンタのカウント値を修正した値を読み出しアド
レスとして前記メモリのデータを読み出す読み出
し回路とを備えて構成したことを特徴とするフレ
ーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227014A JPS61116447A (ja) | 1984-10-29 | 1984-10-29 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227014A JPS61116447A (ja) | 1984-10-29 | 1984-10-29 | フレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116447A JPS61116447A (ja) | 1986-06-03 |
| JPH0323018B2 true JPH0323018B2 (ja) | 1991-03-28 |
Family
ID=16854161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227014A Granted JPS61116447A (ja) | 1984-10-29 | 1984-10-29 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116447A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454509A (en) * | 1977-10-11 | 1979-04-28 | Fujitsu Ltd | Frame phase synchronism circuit |
-
1984
- 1984-10-29 JP JP59227014A patent/JPS61116447A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61116447A (ja) | 1986-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62166659A (ja) | 文字図形表示回路 | |
| JPH0323018B2 (ja) | ||
| JP3364943B2 (ja) | クロックスキュー補正回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| KR0183777B1 (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| JP3031554B2 (ja) | 画像処理装置 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPS6316069B2 (ja) | ||
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| JP3506546B2 (ja) | シリアルデータ通信におけるデータ有効期間信号生成回路 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JP2528965B2 (ja) | クロック位相制御回路 | |
| JPH0531973B2 (ja) | ||
| JPS61276176A (ja) | デ−タの処理方法 | |
| JPS6017139B2 (ja) | シリアルポ−ト方式 | |
| JPH0548649B2 (ja) | ||
| JPH0430234A (ja) | エラー検出回路 | |
| JPH03127578A (ja) | 復号化装置 | |
| JPS636942A (ja) | デ−タ受信回路 | |
| JPH0319540A (ja) | エラスティックバッファのアクセス異常検出装置 | |
| JPH0311394A (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH01114270A (ja) | 固体撮像素子の傷補正回路 |