JPH03230227A - エラー検出方法および装置 - Google Patents
エラー検出方法および装置Info
- Publication number
- JPH03230227A JPH03230227A JP2026716A JP2671690A JPH03230227A JP H03230227 A JPH03230227 A JP H03230227A JP 2026716 A JP2026716 A JP 2026716A JP 2671690 A JP2671690 A JP 2671690A JP H03230227 A JPH03230227 A JP H03230227A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- executed
- sent
- period
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title description 3
- 230000007246 mechanism Effects 0.000 claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 230000005856 abnormality Effects 0.000 abstract description 5
- 230000005055 memory storage Effects 0.000 abstract 1
- 238000003745 diagnosis Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、エラー検出方法および装置に関し、特にマイ
クロプロセッサのハードウェア上で、マイクロ命令実行
毎に一つ前のマイクロ命令に付加されていた次に実行さ
れるべきマイクロ命令を表わすコードと、これから実行
されるマイクロ命令を比較することにより、常時、動作
確認を行うエラー検出方法および装置に関する。
クロプロセッサのハードウェア上で、マイクロ命令実行
毎に一つ前のマイクロ命令に付加されていた次に実行さ
れるべきマイクロ命令を表わすコードと、これから実行
されるマイクロ命令を比較することにより、常時、動作
確認を行うエラー検出方法および装置に関する。
［従来の技術］
従来、プログラムの暴走などのエラーを監視する機構と
しては、プログラム実行中に使用するはずのない不正な
アドレス領域のアクセスを監視づる機構や、命令の実行
結果のデータ形式を確認Ｊる方式がある。
しては、プログラム実行中に使用するはずのない不正な
アドレス領域のアクセスを監視づる機構や、命令の実行
結果のデータ形式を確認Ｊる方式がある。
［発明が解決しようとする課題］
上述した従来の不正なアドレス領域のアクセンを監視す
る機構や、命令の実行結果のデータ形♂を確認する機構
では、プログラムの暴走後プロクラムがある程度進んで
からでないとプログラムＣ暴走を検出することができず
、これがらプログラムが暴走しようとする瞬間を検出す
ることは不買能であった。
る機構や、命令の実行結果のデータ形♂を確認する機構
では、プログラムの暴走後プロクラムがある程度進んで
からでないとプログラムＣ暴走を検出することができず
、これがらプログラムが暴走しようとする瞬間を検出す
ることは不買能であった。
［課題を解決するための手段］
本発明のエラー検出方法は、あらかじめ各マイクロ命令
に次に実行されるべきマイクロ命令のオペランドコード
部を付加してマイクロプログラムメモリに格納し、マイ
クロ命令実行毎に一つ前に実行されたマイクロ命令に付
加されていた、次に実行されるべきマイクロ命令のオペ
ランドコードと実行されようとしているマイクロ命令の
オペランドコードを比較し、比較した結果が一致してぃ
ない場合は割込を発生し、常時マイクロ命令が正常に実
行されようとしていることを確認する方法である。
に次に実行されるべきマイクロ命令のオペランドコード
部を付加してマイクロプログラムメモリに格納し、マイ
クロ命令実行毎に一つ前に実行されたマイクロ命令に付
加されていた、次に実行されるべきマイクロ命令のオペ
ランドコードと実行されようとしているマイクロ命令の
オペランドコードを比較し、比較した結果が一致してぃ
ない場合は割込を発生し、常時マイクロ命令が正常に実
行されようとしていることを確認する方法である。
本発明のエラー検出装置は、あらかじめ各マイクロ命令
に次に実行されるべきマイクロ命令のオペランドフード
を付加して、格納してあるマイクロプログラムメモリと
、マイクロ命令実行毎に一つ前に実行されたマイクロ命
令に付加されていた、次に実行されるべきマイクロ命令
のオペランドフード部と実行されようとしているマイク
ロ命令のオペランドコードを比較する機構と、比較した
結果が一致していない場合は割込を発生する手段とを具
備し、常時マイクロ命令が正常に実行されようとしてい
ることを確認するようにしたことを特徴とする。
に次に実行されるべきマイクロ命令のオペランドフード
を付加して、格納してあるマイクロプログラムメモリと
、マイクロ命令実行毎に一つ前に実行されたマイクロ命
令に付加されていた、次に実行されるべきマイクロ命令
のオペランドフード部と実行されようとしているマイク
ロ命令のオペランドコードを比較する機構と、比較した
結果が一致していない場合は割込を発生する手段とを具
備し、常時マイクロ命令が正常に実行されようとしてい
ることを確認するようにしたことを特徴とする。
Ｃ実施例コ
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のエラー検出方法および装置
を適用するマイクロプロセッサを示す。
を適用するマイクロプロセッサを示す。
このマイクロプロセッサ２２は、外部Ｉ１０との情報の
やりとりをするアドレスバス１．データバス２．バス制
御信号３およびそれらを制御するバス制御部４．命令解
読部８．命令実行部１９．制御部１６９診断部１１がら
構成されており、命令解読部６にはマイクロプログラム
メモυ２３を持っている。
やりとりをするアドレスバス１．データバス２．バス制
御信号３およびそれらを制御するバス制御部４．命令解
読部８．命令実行部１９．制御部１６９診断部１１がら
構成されており、命令解読部６にはマイクロプログラム
メモυ２３を持っている。
次に第１図に従って本実施例の動作を説明する外部メモ
リからバス制御部４を経て読み出されたマクロ命令５は
命令解読部６で解読され、マイクロ命令９と、マイクロ
命令９が実行された後、次に実行される次期マイクロ命
令８がマイクロプログラムメモリから取り出され、それ
ぞれ制御部１６と診断部１１内の次期マイクロ命令記憶
レジスタ１３に送られる。制御部１６に送られるマイク
ロ命令９は同時に診断部１１の比較機構１４にも送られ
、次期マイクロ命令記憶レジスタ１３に記憶されている
１つ前の次期マイクロ命令８と比較機構１４で比較され
、そのマイクロ命令９が実行されるべき命令であるがど
うかを診断する。比較機構１４で比較された診断結果１
２は、制御部１６内の異常検出機構１５に送られ、異常
を検出した場合は、異常動作割込信号１７を出し、異常
動作対応機構７でその対応をとる。但し、分岐命令およ
び割込み発生時では、次に実行されるべきマイクロ命令
が実行されないことがある。したがって分岐命令および
割込み発生時には、次に実行されるマイクロ命令が次期
マイクロ命令８と一致していなくても異常動作割込信号
１７が発生しないよう、異常動作割込信号１７をマスク
する。
リからバス制御部４を経て読み出されたマクロ命令５は
命令解読部６で解読され、マイクロ命令９と、マイクロ
命令９が実行された後、次に実行される次期マイクロ命
令８がマイクロプログラムメモリから取り出され、それ
ぞれ制御部１６と診断部１１内の次期マイクロ命令記憶
レジスタ１３に送られる。制御部１６に送られるマイク
ロ命令９は同時に診断部１１の比較機構１４にも送られ
、次期マイクロ命令記憶レジスタ１３に記憶されている
１つ前の次期マイクロ命令８と比較機構１４で比較され
、そのマイクロ命令９が実行されるべき命令であるがど
うかを診断する。比較機構１４で比較された診断結果１
２は、制御部１６内の異常検出機構１５に送られ、異常
を検出した場合は、異常動作割込信号１７を出し、異常
動作対応機構７でその対応をとる。但し、分岐命令およ
び割込み発生時では、次に実行されるべきマイクロ命令
が実行されないことがある。したがって分岐命令および
割込み発生時には、次に実行されるマイクロ命令が次期
マイクロ命令８と一致していなくても異常動作割込信号
１７が発生しないよう、異常動作割込信号１７をマスク
する。
口発明の効果コ
以上説明したように本発明は、マイクロプロセッサがマ
イクロ命令のエミュレーション中にマイクロ命令の動作
を常時監視し、マイクロプログラムのシーケンス不正を
検出した場合、割込みを起こす機構を持つことにより、
プログラムの暴走を防ぎ、メモリやファイルの破壊など
の重大な障害を防止することができる効果を奏する。
イクロ命令のエミュレーション中にマイクロ命令の動作
を常時監視し、マイクロプログラムのシーケンス不正を
検出した場合、割込みを起こす機構を持つことにより、
プログラムの暴走を防ぎ、メモリやファイルの破壊など
の重大な障害を防止することができる効果を奏する。
図 面 の 簡 単 な 説 間第１図
は本発明の一実施例を適用したマイクロプロセッサのブ
ロック図である。
は本発明の一実施例を適用したマイクロプロセッサのブ
ロック図である。
１・・・アドレスバス、２・・・データバス、３・・・
バス制御信号、４・・・バス制御部、５・・・マクロ命
令、６・・・命令解読部、７・・・異常動作対応機構、
８・・・次期マイクロ命令、９・・・マイクロ命令、１
１・・・診断部、１２・・・診断結果、１３・・・次期
マイクロ命令記憶レジスタ、１４・・・比較機構、１５
・・・異常検出機構、１６・・・制御部、１７・・・異
常動作割込信号、１８・・・制御信号、１９・・・命令
実行部、２０・・・アドレスバス、２１・・・データバ
ス、２２・・・マイクロプロセッサ、２３・・・マイク
ロプログラムメモリ。
バス制御信号、４・・・バス制御部、５・・・マクロ命
令、６・・・命令解読部、７・・・異常動作対応機構、
８・・・次期マイクロ命令、９・・・マイクロ命令、１
１・・・診断部、１２・・・診断結果、１３・・・次期
マイクロ命令記憶レジスタ、１４・・・比較機構、１５
・・・異常検出機構、１６・・・制御部、１７・・・異
常動作割込信号、１８・・・制御信号、１９・・・命令
実行部、２０・・・アドレスバス、２１・・・データバ
ス、２２・・・マイクロプロセッサ、２３・・・マイク
ロプログラムメモリ。
Claims (1)
- 【特許請求の範囲】 １、あらかじめ各マイクロ命令に次に実行されるべきマ
イクロ命令のオペランドコード部を付加してマイクロプ
ログラムメモリに格納し、マイクロ命令実行毎に一つ前
に実行されたマイクロ命令に付加されていた、次に実行
されるべきマイクロ命令のオペランドコードと実行され
ようとしているマイクロ命令のオペランドコードを比較
し、比較した結果が一致していない場合は割込を発生し
、常時マイクロ命令が正常に実行されようとしているこ
とを確認するエラー検出方法。 ２、あらかじめ各マイクロ命令に次に実行されるべきマ
イクロ命令のオペランドコードを付加して、格納してあ
るマイクロプログラムメモリと、マイクロ命令実行毎に
一つ前に実行されたマイクロ命令に付加されていた、次
に実行されるべきマイクロ命令のオペランドコード部と
実行されようとしているマイクロ命令のオペランドコー
ドを比較する機構と、比較した結果が一致していない場
合は割込を発生する手段とを具備し、常時マイクロ命令
が正常に実行されようとしていることを確認するように
したことを特徴とするエラー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026716A JPH03230227A (ja) | 1990-02-05 | 1990-02-05 | エラー検出方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026716A JPH03230227A (ja) | 1990-02-05 | 1990-02-05 | エラー検出方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03230227A true JPH03230227A (ja) | 1991-10-14 |
Family
ID=12201079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2026716A Pending JPH03230227A (ja) | 1990-02-05 | 1990-02-05 | エラー検出方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03230227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721872A (en) * | 1994-09-09 | 1998-02-24 | Nec Corporation | Information processing apparatus with write protection function of specific storage area |
-
1990
- 1990-02-05 JP JP2026716A patent/JPH03230227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721872A (en) * | 1994-09-09 | 1998-02-24 | Nec Corporation | Information processing apparatus with write protection function of specific storage area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635193A (en) | Data processor having selective breakpoint capability with minimal overhead | |
| JPH03230227A (ja) | エラー検出方法および装置 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPH0769846B2 (ja) | エラー処理回路の検証装置 | |
| JP2686801B2 (ja) | マイクロコンピュータのプログラム開発ツール | |
| JPS5936859A (ja) | 情報処理装置 | |
| JPH05181697A (ja) | 情報処理システム診断方法 | |
| JPH02150933A (ja) | デバッグ制御装置 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JPH04120633A (ja) | プロセッサの故障診断装置 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPS61170832A (ja) | プログラム実行シ−ケンス異常検出方式 | |
| JPH10320232A (ja) | マイクロプログラムデバッグ装置 | |
| JPS62127944A (ja) | 情報処理装置 | |
| Gossányi et al. | Error diagnostics and recovery procedure in a dual-processor computer system | |
| JPS5896353A (ja) | 情報処理装置の誤動作検出装置 | |
| JPH01246639A (ja) | 比較エラー検出制御回路 | |
| JPH04337847A (ja) | プログラムチェック方法 | |
| JPH06222804A (ja) | ディジタル制御装置 | |
| JPH03244041A (ja) | マイクロプログラムの逐次処理監視方式 |