JPH03236226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03236226A JPH03236226A JP3352590A JP3352590A JPH03236226A JP H03236226 A JPH03236226 A JP H03236226A JP 3352590 A JP3352590 A JP 3352590A JP 3352590 A JP3352590 A JP 3352590A JP H03236226 A JPH03236226 A JP H03236226A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- silicon
- contact
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関し、より詳しくはオ
ーミック性のコンタクト部を有する半導体装置の製造方
法に関する。
ーミック性のコンタクト部を有する半導体装置の製造方
法に関する。
［従来の技術］
従来の半導体装置製造においては、特に半導体材料であ
るシリコンやポリシリコンに対する電気的な接触部（コ
ンタクト部）の形成は、歩留り、信頼性、半導体特性等
を決定する重要な工程である。シリコン上に金属層を形
成させると両者の間に仕事関数差に基づき接触電位差が
生じる。−船釣に配線電極として使用されるＡＩの仕事
関数値はシリコンに比べて仕事関数が負でオーミック性
の接合となる。
るシリコンやポリシリコンに対する電気的な接触部（コ
ンタクト部）の形成は、歩留り、信頼性、半導体特性等
を決定する重要な工程である。シリコン上に金属層を形
成させると両者の間に仕事関数差に基づき接触電位差が
生じる。−船釣に配線電極として使用されるＡＩの仕事
関数値はシリコンに比べて仕事関数が負でオーミック性
の接合となる。
しかし、シリコン表面に常に薄い酸化膜（５０〜１００
人）が形成されているため、実際にはＡ１を単にシリコ
ンと接触させるだけではオーミック特性は得られない。
人）が形成されているため、実際にはＡ１を単にシリコ
ンと接触させるだけではオーミック特性は得られない。
この問題を解決する方法として特開昭６０−１８６９号
公報では電極配線形成前に長時間高温水素熱処理を行い
、電極配線形成後に短時間熱処理する方法が提案されて
いる。すなわち、この方法では、第２図に示すように多
結晶シリコンの堆積［第２図（ｂ） ］ 、パターン形
成［第２図（Ｃ） ］ 、ゲート絶縁膜３の積層［第２
図（ｄ）］、ゲート４の形成・イオン５の打ち込み［第
２図（ｅ） ］ 、眉間絶縁膜６の形成・長時間の高温
水素熱処理［第２図（ｆ） ］ 、コンタクトホール８
の形成・Ａｌ電極ｌＯの形成［第２図（ｇ）］の各工程
を経て電極形成が行われる。
公報では電極配線形成前に長時間高温水素熱処理を行い
、電極配線形成後に短時間熱処理する方法が提案されて
いる。すなわち、この方法では、第２図に示すように多
結晶シリコンの堆積［第２図（ｂ） ］ 、パターン形
成［第２図（Ｃ） ］ 、ゲート絶縁膜３の積層［第２
図（ｄ）］、ゲート４の形成・イオン５の打ち込み［第
２図（ｅ） ］ 、眉間絶縁膜６の形成・長時間の高温
水素熱処理［第２図（ｆ） ］ 、コンタクトホール８
の形成・Ａｌ電極ｌＯの形成［第２図（ｇ）］の各工程
を経て電極形成が行われる。
［発明が解決しようとする課題］
しかし、前記の方法では電極配線形成前後に熱処理工程
が２回もあり作業性の面で問題があり、しかも長時間の
高温水素熱処理のため安全性の面で問題があった。
が２回もあり作業性の面で問題があり、しかも長時間の
高温水素熱処理のため安全性の面で問題があった。
本発明は上記の点を解決しようとするもので、その目的
は、活性化Ａｒガスにて作業性、安全性の面で良好にコ
ンタクト部のシリコン表面の酸化膜や水分を除去し、そ
の後の電極配線工程でオーミックな電極を形成すること
にある。
は、活性化Ａｒガスにて作業性、安全性の面で良好にコ
ンタクト部のシリコン表面の酸化膜や水分を除去し、そ
の後の電極配線工程でオーミックな電極を形成すること
にある。
［課題を解決するための手段］
本発明は、半導体装置製造工程において、コンタクトホ
ール形成後にコンタクト部を活性化Ａｒガスにてクリー
ニングし、その後金属電極配線を形成することを特徴と
する半導体装置の製造方法に関する。
ール形成後にコンタクト部を活性化Ａｒガスにてクリー
ニングし、その後金属電極配線を形成することを特徴と
する半導体装置の製造方法に関する。
［作用］
コンタクトホール形成後、Ａｒイオン注入装置にて半導
体基板表面を打つことにより、コンタクト部内に露出す
るシリコン表面の酸化膜や水分を除去することができ、
その後の金属電極配線工程でオーミックな電極を形成す
ることが可能となる。
体基板表面を打つことにより、コンタクト部内に露出す
るシリコン表面の酸化膜や水分を除去することができ、
その後の金属電極配線工程でオーミックな電極を形成す
ることが可能となる。
［実施例］
次に本発明を実施例を挙げて説明する。
実施例
第１図に本発明の一実施例である薄膜トランジスタの製
造工程を示す。透明絶縁基板１上に減圧ＣＶＤ法により
膜厚１０００〜５０００人程度の多結晶シリコン薄膜２
を堆積させた［第１図（ｂ）］。次に前記多結晶シリコ
ン薄膜２にパターン形成した後［第１図（ｃ） ］ 、
熱酸化またはＣＶＤ法にて膜厚５００〜１０００人程度
のゲート絶縁膜３を積層させた［第１図（ｄ）］。
造工程を示す。透明絶縁基板１上に減圧ＣＶＤ法により
膜厚１０００〜５０００人程度の多結晶シリコン薄膜２
を堆積させた［第１図（ｂ）］。次に前記多結晶シリコ
ン薄膜２にパターン形成した後［第１図（ｃ） ］ 、
熱酸化またはＣＶＤ法にて膜厚５００〜１０００人程度
のゲート絶縁膜３を積層させた［第１図（ｄ）］。
その後、多結晶シリコンを膜厚２０００〜４０００人程
度堆積させ、バターニングしてゲート４を形成した。さ
らに必要に応じてイオン５の打ち込みによりＢ゛または
Ｐ゛を２〜４ ｘ １０ ” ／ｃｍ２でドープしＰ型
、Ｎ型領域を形成後、９００℃の０２で３０分間処理し
活性化させた［第１図（ｅ）〕。次に膜厚１０００〜５
０００人の層間絶縁膜６を形成後、多結晶シリコン中の
欠陥を水素原子で埋めるために水素プラズマ処理７を行
った［第１図（ｆ）］。次にコンタクトホール８を設け
、コンタクト部を活性化Ａｒガスで露出したシリコン表
面のエツチングにより酸化膜を除去し、またコンタクト
部の水分を除去した［第１図（ｇ）］。ここで、活性化
Ａｒガスによるクリーニング処理は、例えばインプラに
てＡｒ”エネルギー１０〜２０Ｋｅｙの範囲でシリコン
表面を打つことにより行われる。最後にコンタクトホー
ル８内にＡ１電極ｌＯのパターン配線を行い、薄膜トラ
ンジスタを製造した［第１図（ｈ）］。得られた薄膜ト
ランジスタのコンタクト抵抗は安定した低い値でありオ
ーミック特性を示した。
度堆積させ、バターニングしてゲート４を形成した。さ
らに必要に応じてイオン５の打ち込みによりＢ゛または
Ｐ゛を２〜４ ｘ １０ ” ／ｃｍ２でドープしＰ型
、Ｎ型領域を形成後、９００℃の０２で３０分間処理し
活性化させた［第１図（ｅ）〕。次に膜厚１０００〜５
０００人の層間絶縁膜６を形成後、多結晶シリコン中の
欠陥を水素原子で埋めるために水素プラズマ処理７を行
った［第１図（ｆ）］。次にコンタクトホール８を設け
、コンタクト部を活性化Ａｒガスで露出したシリコン表
面のエツチングにより酸化膜を除去し、またコンタクト
部の水分を除去した［第１図（ｇ）］。ここで、活性化
Ａｒガスによるクリーニング処理は、例えばインプラに
てＡｒ”エネルギー１０〜２０Ｋｅｙの範囲でシリコン
表面を打つことにより行われる。最後にコンタクトホー
ル８内にＡ１電極ｌＯのパターン配線を行い、薄膜トラ
ンジスタを製造した［第１図（ｈ）］。得られた薄膜ト
ランジスタのコンタクト抵抗は安定した低い値でありオ
ーミック特性を示した。
［発明の効果］
以上の説明で明らかなように本発明によれば、作業性、
安全性の面で良好にコンタクト部のシリコン表面の酸化
膜を除去することができ、コンタクト抵抗が安定した低
い値でオーミック特性を有する半導体装置を製造するこ
とが可能となる。
安全性の面で良好にコンタクト部のシリコン表面の酸化
膜を除去することができ、コンタクト抵抗が安定した低
い値でオーミック特性を有する半導体装置を製造するこ
とが可能となる。
第１図は本発明の一実施例である半導体装置の製造工程
を示す断面図、第２図は従来の半導体装置の製造工程を
示す断面図である。 １・・・透明絶縁基板、 ２・・・シリコン薄膜、３・
・・ゲート絶縁膜、 ４ ・・ゲート。 ５・・・イオン、 ６・・ 層間絶縁膜、７・・・水
素、 ８ ・・コンタクトホール、９・・・Ａｒガス、
１０・・・Ａｌ電極。
を示す断面図、第２図は従来の半導体装置の製造工程を
示す断面図である。 １・・・透明絶縁基板、 ２・・・シリコン薄膜、３・
・・ゲート絶縁膜、 ４ ・・ゲート。 ５・・・イオン、 ６・・ 層間絶縁膜、７・・・水
素、 ８ ・・コンタクトホール、９・・・Ａｒガス、
１０・・・Ａｌ電極。
Claims (1)
- 半導体装置製造工程において、コンタクトホール形成後
にコンタクト部を活性化Ａｒガスにてクリーニングし、
その後金属電極配線を形成することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352590A JPH03236226A (ja) | 1990-02-14 | 1990-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352590A JPH03236226A (ja) | 1990-02-14 | 1990-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03236226A true JPH03236226A (ja) | 1991-10-22 |
Family
ID=12388962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352590A Pending JPH03236226A (ja) | 1990-02-14 | 1990-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03236226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12418125B2 (en) | 2020-08-31 | 2025-09-16 | Yamaichi Electronics Co., Ltd. | Impedance mismatch suppressing connector |
-
1990
- 1990-02-14 JP JP3352590A patent/JPH03236226A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12418125B2 (en) | 2020-08-31 | 2025-09-16 | Yamaichi Electronics Co., Ltd. | Impedance mismatch suppressing connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JPS592352A (ja) | 半導体装置の製造方法 | |
| JPH02271673A (ja) | 半導体装置 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPH03236226A (ja) | 半導体装置の製造方法 | |
| JPH02271674A (ja) | 半導体装置 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JP2880039B2 (ja) | 半導体装置の製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JPS6340374A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS61154172A (ja) | 半導体装置の製造方法 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPH0441510B2 (ja) | ||
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH0464470B2 (ja) | ||
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPH0521374A (ja) | 半導体装置およびその製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 |