JPH03238352A - 速度検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はモータの速度フィードバック制御システム等に
使用される速度検出回路に関するものである。

〈従来の技術〉 モータの回転速度をフィードバック制御するシステムで
は、モータの回転速度を検出するエンコダとしては、検
出回転速度に応じて周波数が変調された周波数変調信号
を出力する周波数変調型のエンコーダがある。このエン
コータの出力信号は、速度検出回路で周波数変調信号の
周波数に比例したレベルの電圧信号にされる。そして、
この電圧信号をもとに、速度制御部はモータの回転速度
をフィードバック制御する。

従来、このようなシステムに使用される速度検出回路と
しては、アナログ弐Ｆ／Ｖ変換器とデジタル弐Ｆ／Ｖ変
換器があった。

〈発明か解決しようとする課題〉 アナログ弐Ｆ／Ｖ変換器は、ゲインの高いアナログ回路
を使用しているため、オペアンプ、抵抗コンデンサ等の
温度特性によって、出力のオフセント電圧にドリフトが
生じやすいという欠点がある。

一方、デジタル弐Ｆ／Ｖ変換器は、オフセットのドリフ
ト特性は改善されているが、サンプリングおよびフィル
タにおける信号の遅れにより、応答が遅く、モータを制
御する上で問題になる。また、再量子化ノイズによりモ
ータから異音が発生する欠点もあった。

本発明はこのような問題点を解決するためになされたも
のであり、アナログ弐Ｆ／Ｖ変換器とデジタル式変換器
の両方の利点を生がし、オフセットのドリフトの低減と
応答の高速化を実現した速度検出回路を実現することを
目的とする。

く課題を解決するための手段〉 本発明は、 エンコーダが出力する周波数変調信号を、エンコーダの
検出回転速度に比例したレベルの信号にして出力する速
度検出回路において、 伝達関数が、 １／｛１−）−（ｊω／ω、）） ω：周波数、１／ω、二時定数。

Ｊ：虚数単位 で与えられ、デジタル信号処理をして前記周波数変調信
号の周波数に比例したレベルのアナログ信号を出力する
デジタル弐Ｆ／Ｖ変換器と、伝達関数が、 １／｛１±（Ｊω／ω２）） １／ω２：時定数 で与えられ、アナログ信号処理をして前記周波数変調信
号の周波数に比例したレベルのアナログ信号を出力する
アナログ弐Ｆ／Ｖ変換器と、伝達関数が、 １／１１＋（、＃ω／ωｏ）） １／ω。二時定数 で与えられ、前記デジタル弐Ｆ／Ｖ変換器の出力段に設
けられたローパスフィルタと、 伝達関数が、 （ｊω／ω０）／｛ｉ＋（、ｚω／ω０）｝で与えられ
、前記アナログ弐Ｆ／Ｖ変換器の出力段に設けられたハ
イパスフィルタと、 前記ローパスフィルタを通過後の信号とハイパスフィル
タを通過後の信号を加算して速度検出信号を出力する加
算器、 を具備したことを特徴とする速度検出回路である。

く作用〉 このような本発明では、周波数変調信号の直流成分には
デジタル弐Ｆ／Ｖ変換器の出方を利用し、交流成分には
アナログ弐Ｆ／Ｖ変換器の出力を利用して、オフセット
のドリフト低減と、応答の高速化を実現する。

〈実施例〉 以下、図面を用いて本発明を説明する。

図は本発明の一実施例の構成図である。

図で、１は回転速度の検出対象であるモータ、２はモー
タ１の回転を検出する周波数変調型のエンコーダ、３は
デジタル信号処理を行ってエンコダ出力の周波数に比例
したレベルの電圧信号を出力するデジタル弐Ｆ／Ｖ変換
器、４はアナログ信号処理を行ってエンコーダ出力の周
波数に比例したレベルの電圧信号を出力するアナログ弐
Ｆ／Ｖ変換器である。デジタル弐Ｆ／Ｖ変換器で、３１
の部分がデジタル回路である。デジタル回路３１におい
て、３１１は周波数変調信号の周期をタロツクのタイミ
ングで計測する周期カウンタ、３１２は計測周期を周波
数に変換する周期／周波数変換回路、３１３は周期／周
波数変換回路３１２の出力をデジタル・アナログ変換す
るＤ／Ａ変換器である。

アナログ回路部分で、３２は変換したアナログ信号の高
周波域をカットするローパスフィルタ（以下、ＬＰＦと
する）である。

５はデジタル弐Ｆ／Ｖ変換器３の出力の高周波域をカッ
トするＬＰＦ、６はアナログ弐Ｆ／Ｖ変換器４の出力の
低周波域をカットするハイパスフィルタ（以下、ＨＰＦ
とする）、７はＬＰＦ５とＨＰＦ６の出力を加算する加
算器である。この加算信号が速度検出回路の出力になる
。

デジタル弐Ｆ／Ｖ変換器３．アナログ弐Ｆ／Ｖ変換器４
．ＬＰＦ５．ＨＰＦ６は１次遅れの伝達特性になってい
て、それぞれの伝達関数Ｇｌ。

Ｇ２．Ｇ３．Ｇ４は次のとおりになる。

Ｇ１＝１／＋１＋＜Ｊω／ω、）） Ｇ２＝１／１１＋（Ｊω／ω２）） Ｇ３＝１／　＋　１＋　（、＃ω／ω０）｝Ｇ４＝　（
、＃ω／ω。）／１１＋（、Ｚω／ω０）｝ω：周波数
、Ｊ：虚数単位 １７／ω１，１／ω２，１／ω。：時定数ω０（ω１（
ω２ このような速度検出回路の動作を説明する。

まず、直流特性は次のとおりになる。

すなわち、ＨＰＦ６によりアナログ弐Ｆ／Ｖ変換器４の
出力の直流成分がカットされるため、直流特性はオフセ
ットのドリフトが少ないデジタル弐Ｆ／Ｖ変換器３の直
流特性がそのまま速度検出回路の出力となる。

一方、交流特性は次のとおりになる。

速度検出回路全体の伝達関数Ｇは次式で与えられる。

Ｇ＝Ｇ１　ｘＧ３＋Ｇ２ｘＧ４ ここで、ω０（ω１（ω２より、 （１／ω。　）＋（１／ω２　） ：　（１／ω。）＋（１／ω１　） であるため、 Ｇ＝１／｛１＋（、＃ω／ω２）） ＝Ｇ２ となり、交流特性はアナログ弐Ｆ／Ｖ変換器４の速い応
答特性と等しくなる。

直流成分は変動が遅いため、応答の遅いデジタル弐Ｆ／
Ｖ変換器の出力を利用しても間層とならない、交流成分
は変動が速いため、アナログ弐Ｆ／Ｖ変換器の出力を利
用して速い変動に追従した出力を得る。

く効果〉 本発明によれば、直流特性と交流特性において、デジタ
ル弐Ｆ／Ｖ変換器とアナログ弐Ｆ／Ｖ変換器の利点を使
い分けているため、出力のオフセットのドリフトの低減
と、応答の高速化の両方を実現できる。

本発明にかかる速度検出回路を、位置フィードバック制
御ループと速度フィードバック制御ルプを兼ね備えたモ
ータ制御システムに適用した場合は、速度検出信号のド
リフトが少ないため、位置フィードバック制御ループに
積分要素がない場合でも位置誤差を生じにくい。

【図面の簡単な説明】

図は本発明の一実施例の構成図である。 １・・・モータ、２・・・エンコーダ、３・・・デジタ
ル弐Ｆ／Ｖ変換器、４・・・アナログ弐Ｆ／Ｖ変換器、
５・・・ＬＰＦ、６・・・ＨＰＦ、７・・・加算器。

Claims (1)

1. 【特許請求の範囲】 エンコーダが出力する周波数変調信号を、エンコーダの
   検出回転速度に比例したレベルの信号にして出力する速
   度検出回路において、 伝達関数が、 １／｛１＋（ｊω／ω＿１）｝ ω：周波数、１／ω＿１：時定数、 ｊ：虚数単位 で与えられ、デジタル信号処理をして前記周波数変調信
   号の周波数に比例したレベルのアナログ信号を出力する
   デジタル式Ｆ／Ｖ変換器と、 伝達関数が、 １／｛１＋（ｊω／ω＿２）｝ １／ω＿２：時定数 で与えられ、アナログ信号処理をして前記周波数変調信
   号の周波数に比例したレベルのアナログ信号を出力する
   アナログ式Ｆ／Ｖ変換器と、 伝達関数が、 １／｛１＋（ｊω／ω＿０）｝ １／ω＿０：時定数 で与えられ、前記デジタル式Ｆ／Ｖ変換器の出力段に設
   けられたローパスフィルタと、 伝達関数が、 （ｊω／ω＿０）／｛１＋（ｊω／ω＿０）｝で与えら
   れ、前記アナログ式Ｆ／Ｖ変換器の出力段に設けられた
   ハイパスフィルタと、 前記ローパスフィルタを通過後の信号とハイパスフィル
   タを通過後の信号を加算して速度検出信号を出力する加
   算器、 を具備したことを特徴とする速度検出回路。