JPH03241843A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03241843A JPH03241843A JP2039285A JP3928590A JPH03241843A JP H03241843 A JPH03241843 A JP H03241843A JP 2039285 A JP2039285 A JP 2039285A JP 3928590 A JP3928590 A JP 3928590A JP H03241843 A JPH03241843 A JP H03241843A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- semiconductor device
- metal film
- via metal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
この発明は、バイアメタル上に形成されたボンディング
パッドを有する半導体装置に関する。
パッドを有する半導体装置に関する。
基板上に形成された半導体装置を外部電極と接続する技
術として、ワイヤボンディングが知られている。半導体
装置にはボンディングパッドが形成され、このボンディ
ングパッドとパッケージ導体部がワイヤボンディングに
よりＡｕ等のワイヤで接続される。
術として、ワイヤボンディングが知られている。半導体
装置にはボンディングパッドが形成され、このボンディ
ングパッドとパッケージ導体部がワイヤボンディングに
よりＡｕ等のワイヤで接続される。
第２図は、従来技術に係るバイアメタル上に形成された
ボンディングパッドを有する半導体装置を示すものであ
る。この半導体装置は、半導体基板１上に第１配線金属
層２が形成されており、さらに、層間絶縁膜３を介して
パッシベーション膜４が形成されている。第１配線金属
層２の端部の上部にはバイアメタル５を介してボンディ
ングパッド６が形成されている。特に、半導体基板１が
化合物半導体である場合、このボンディングパッド６に
第２配線金属層が利用されることが多い。
ボンディングパッドを有する半導体装置を示すものであ
る。この半導体装置は、半導体基板１上に第１配線金属
層２が形成されており、さらに、層間絶縁膜３を介して
パッシベーション膜４が形成されている。第１配線金属
層２の端部の上部にはバイアメタル５を介してボンディ
ングパッド６が形成されている。特に、半導体基板１が
化合物半導体である場合、このボンディングパッド６に
第２配線金属層が利用されることが多い。
バイアメタル５は例えば円筒状に形成されており、その
面積はボンディングパッド６の面積より小さくなってい
る。
面積はボンディングパッド６の面積より小さくなってい
る。
従来の半導体装置によると、上記ボンディングバッド６
にワイヤ７を熱圧着法や超音波併用法などで接合する場
合（第２図（ａ）参照）、このボンディングパッド６と
層間絶縁膜３との接着力（密着力）が十分でない為にボ
ンディングパッド６が剥離しく同図（ｂ）参照）、不良
品が多発していた。
にワイヤ７を熱圧着法や超音波併用法などで接合する場
合（第２図（ａ）参照）、このボンディングパッド６と
層間絶縁膜３との接着力（密着力）が十分でない為にボ
ンディングパッド６が剥離しく同図（ｂ）参照）、不良
品が多発していた。
そこで本発明は、ボンディングパッドが剥離しない半導
体装置を提供することを目的とする。
体装置を提供することを目的とする。
上記課題を達成するため、この発明はバイアメタル上に
形成されたボンディングパッドを有する半導体装置であ
って、上記ボンディングパッドより広い領域を有するバ
イアメタルと、上記バイアメタルの領域内に配置された
ボンディングパッドを備えていることを特徴とする。
形成されたボンディングパッドを有する半導体装置であ
って、上記ボンディングパッドより広い領域を有するバ
イアメタルと、上記バイアメタルの領域内に配置された
ボンディングパッドを備えていることを特徴とする。
この発明は、以上のように構成されているので、ボンデ
ィングパッドとバイアメタル間の接着力が大きくなる。
ィングパッドとバイアメタル間の接着力が大きくなる。
以下、この発明に係る半導体装置を添付図面に基づき説
明する。なお、説明において同一要素には同一符号を用
い、重複する説明は省略する。
明する。なお、説明において同一要素には同一符号を用
い、重複する説明は省略する。
第１図は一実施例に係る半導体装置を示すものである。
同図（ａ）は半導体装置の構造を示す縦断面図、同図（
ｂ）は同図（ａ）の半導体装置を上から見た平面図であ
る。半導体基板８の上面には第１配線金属層９が形成さ
れており、この第１配線金属層９の端部上面にはバイア
メタル１０を介してボンディングパッド１１が形成され
ている。
ｂ）は同図（ａ）の半導体装置を上から見た平面図であ
る。半導体基板８の上面には第１配線金属層９が形成さ
れており、この第１配線金属層９の端部上面にはバイア
メタル１０を介してボンディングパッド１１が形成され
ている。
このボンディングパッド１１は第２配線金属層の一部で
形成してもよい。また、第１配線金属層９およびバイア
メタル１０の周囲には層間絶縁膜１２が形成されており
、この層間絶縁膜１２の上面にはパッシベーション膜１
３が形成されている。
形成してもよい。また、第１配線金属層９およびバイア
メタル１０の周囲には層間絶縁膜１２が形成されており
、この層間絶縁膜１２の上面にはパッシベーション膜１
３が形成されている。
ここで、バイアメタル１０の面積はボンディングパッド
１１の面積より大きくなっており、ボンディングパッド
１１はバイアメタル１０の領域内に配置されている。そ
の為、ボンディングパッド１１とバイアメタル１０間の
接着力が強くなっている。
１１の面積より大きくなっており、ボンディングパッド
１１はバイアメタル１０の領域内に配置されている。そ
の為、ボンディングパッド１１とバイアメタル１０間の
接着力が強くなっている。
また、上記構造にすることから、ボンディングパッド１
１の外縁部およびバイアメタル１０の外縁部はパッシベ
ーション膜１３の下に配置され、パッシベーション膜１
３がボンディングパッド１１およびバイアメタル１０を
押さえるように作用している。その為、ボンディングパ
ッド１１、バイアメタル１０および第１配線金属層９か
ら成る積層構造が半導体基板８から剥離することが防止
される。
１の外縁部およびバイアメタル１０の外縁部はパッシベ
ーション膜１３の下に配置され、パッシベーション膜１
３がボンディングパッド１１およびバイアメタル１０を
押さえるように作用している。その為、ボンディングパ
ッド１１、バイアメタル１０および第１配線金属層９か
ら成る積層構造が半導体基板８から剥離することが防止
される。
さらに、半導体基板８とボンディングパッド１１の間に
は、第１配線金属層９およびバイアメタル１０が配置さ
れているので、全体的に厚みが増えている。その為、半
導体装置のワイヤボンディングに対する剪断強度が高く
なっている。
は、第１配線金属層９およびバイアメタル１０が配置さ
れているので、全体的に厚みが増えている。その為、半
導体装置のワイヤボンディングに対する剪断強度が高く
なっている。
この実施例によると、バイアメタル１０がボンディング
パッド１１の面積より広く構成され、かつ、ボンディン
グパッド１１がバイアメタル１０の領域内に配置されて
いるので、パッシベーション膜１３によりボンディング
パッド１１とバイアメタル１０の一部が被覆される。そ
の為、ボンディングパッド１１の剥離防止効果が向上し
、ボンディングパッド１１の剥離不良が大幅に減少する
。
パッド１１の面積より広く構成され、かつ、ボンディン
グパッド１１がバイアメタル１０の領域内に配置されて
いるので、パッシベーション膜１３によりボンディング
パッド１１とバイアメタル１０の一部が被覆される。そ
の為、ボンディングパッド１１の剥離防止効果が向上し
、ボンディングパッド１１の剥離不良が大幅に減少する
。
この場合、バイアメタル１０をボンディングパッド１１
より大きくすることによる集積度への影響は実質上ない
。
より大きくすることによる集積度への影響は実質上ない
。
なお、この発明は上記実施例に限定されるものではない
。バイアメタル、ボンディングパッドの大きさ、形状は
当該実施例のものに限定されるものではない。
。バイアメタル、ボンディングパッドの大きさ、形状は
当該実施例のものに限定されるものではない。
また、半導体装置の構造は上記実施例に限定されるもの
ではない。例えば、半導体基板は上面に半導体薄膜また
は半導体厚膜を形成したものでもよく、配線金属層の数
は複数であってもよい。
ではない。例えば、半導体基板は上面に半導体薄膜また
は半導体厚膜を形成したものでもよく、配線金属層の数
は複数であってもよい。
〔発明の効果〕
この発明は、以上説明したように構成されているので、
ボンディングパッドとその下地部材との接着強度が強化
され、ボンディングパッドの剥離が防止される。
ボンディングパッドとその下地部材との接着強度が強化
され、ボンディングパッドの剥離が防止される。
第１図は本発明の一実施例に係る半導体装置の構造を示
す図、第２図は従来技術に係る半導体装置を示す工程図
である。 １．８・・・半導体基板、２．９・・・第１配線金属層
、３．１２・・・層間絶縁膜、４．１３・・・パッシベ
ーション膜、５．１０・・・バイアメタル、６．１１・
・・ボンディングパッド、７・・・ワイヤ。
す図、第２図は従来技術に係る半導体装置を示す工程図
である。 １．８・・・半導体基板、２．９・・・第１配線金属層
、３．１２・・・層間絶縁膜、４．１３・・・パッシベ
ーション膜、５．１０・・・バイアメタル、６．１１・
・・ボンディングパッド、７・・・ワイヤ。
Claims (1)
- 【特許請求の範囲】 バイアメタル上に形成されたボンディングパッドを有
する半導体装置であって、 前記ボンディングパッドより広い領域を有するバイアメ
タルと、 前記バイアメタルの領域内に配置されたボンディングパ
ッドを備えていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2039285A JPH03241843A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2039285A JPH03241843A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03241843A true JPH03241843A (ja) | 1991-10-29 |
Family
ID=12548887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2039285A Pending JPH03241843A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03241843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613178A3 (en) * | 1993-02-26 | 1994-11-09 | Dow Corning | Integrated circuits, protected from the environment with ceramic and metal barrier layers. |
-
1990
- 1990-02-20 JP JP2039285A patent/JPH03241843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613178A3 (en) * | 1993-02-26 | 1994-11-09 | Dow Corning | Integrated circuits, protected from the environment with ceramic and metal barrier layers. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984061A (en) | Semiconductor device in which wiring layer is formed below bonding pad | |
| CN101114629B (zh) | 树脂密封型半导体装置及其制造方法 | |
| JP2000058583A (ja) | 半導体装置 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3684434B2 (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
| JPS6178151A (ja) | 半導体装置 | |
| JPH03241843A (ja) | 半導体装置 | |
| JPS59229850A (ja) | 半導体装置 | |
| JPH03241844A (ja) | 半導体装置 | |
| JPH03153048A (ja) | 半導体装置 | |
| JP3160555B2 (ja) | 半導体装置およびその製造方法 | |
| JPS615561A (ja) | 半導体装置 | |
| JPH0547988A (ja) | 半導体装置 | |
| JPS6112053A (ja) | リ−ドフレ−ム | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| KR100212391B1 (ko) | 반도체 패키지 구조 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH04165661A (ja) | 樹脂封止型半導体装置 | |
| JPH01117344A (ja) | 半導体装置 | |
| JPH0377326A (ja) | バンプ電極形半導体装置 | |
| JP3420745B2 (ja) | 半導体装置の製造方法 | |
| KR20000002910A (ko) | 페리-비아 구조를 갖는 반도체 칩 | |
| JPH0511661B2 (ja) | ||
| JPH08181164A (ja) | 半導体装置 |