JPH03242776A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03242776A JPH03242776A JP2040658A JP4065890A JPH03242776A JP H03242776 A JPH03242776 A JP H03242776A JP 2040658 A JP2040658 A JP 2040658A JP 4065890 A JP4065890 A JP 4065890A JP H03242776 A JPH03242776 A JP H03242776A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- output
- data
- switching
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、出力装置からの出力データにより、外部の様
々な回路を操作するマイクロコンピュータに関するもの
である。
々な回路を操作するマイクロコンピュータに関するもの
である。
第３図は従来のマイクロコンピュータの入出力機能を示
すブロック図であって、図中、１は中央演算処理装置（
以下、ＣＰＵと省略する）、２は出力語！（以下ポート
と呼ぶ）の機能ブロックで、ＣＰＵＩとはアドレスバス
３およびデータバス４を介して接続されている。５は周
辺回路であり、タイマ、シリアルＩ１０．Ａ／Ｄ変換器
等のいくつかの周辺機能を示している。
すブロック図であって、図中、１は中央演算処理装置（
以下、ＣＰＵと省略する）、２は出力語！（以下ポート
と呼ぶ）の機能ブロックで、ＣＰＵＩとはアドレスバス
３およびデータバス４を介して接続されている。５は周
辺回路であり、タイマ、シリアルＩ１０．Ａ／Ｄ変換器
等のいくつかの周辺機能を示している。
次に、ボートを介して出力を行なう場合の動作を説明す
る。ポート出力はボート入出力方向レジスタとポートデ
ータレジスタの設定により決まる。
る。ポート出力はボート入出力方向レジスタとポートデ
ータレジスタの設定により決まる。
ＣＰＵＩはバス３，４を介してボート２内の出力方向レ
ジスタとデータレジスタを設定する。このＣＰＵからの
書き込みのタイミングでボートの出力データが切り替わ
る。なお、ポート入出力方向レジスタはデータの入出力
方向を切り換えるためのものであり、またデータレジス
タは外部回路を制御するためのデータを設定するための
ものである。
ジスタとデータレジスタを設定する。このＣＰＵからの
書き込みのタイミングでボートの出力データが切り替わ
る。なお、ポート入出力方向レジスタはデータの入出力
方向を切り換えるためのものであり、またデータレジス
タは外部回路を制御するためのデータを設定するための
ものである。
従来のマイクロコンピュータのポート出力機能は以上の
ように構成されているので、ポートの出力データの切替
えはＣＰＵによってのみ可能であるため、ｃｐｕは常に
他の周辺機能の操作と監視を行いながら、ボート出力の
設定処理を行なう負担を負う、また、ある周辺機能の動
作終了時にポート出力を切替えるような場合、動作終了
を感知した後、ポートの出力データ切り替えの処理が完
了するまでに無視できない時間を要するという問題があ
った。
ように構成されているので、ポートの出力データの切替
えはＣＰＵによってのみ可能であるため、ｃｐｕは常に
他の周辺機能の操作と監視を行いながら、ボート出力の
設定処理を行なう負担を負う、また、ある周辺機能の動
作終了時にポート出力を切替えるような場合、動作終了
を感知した後、ポートの出力データ切り替えの処理が完
了するまでに無視できない時間を要するという問題があ
った。
本発明はこのような問題を解決するためになされたもの
で、ＣＰＵはポートの出力データ切替えタイミングを始
終図る必要がなくなり、また、ポートの出力データ切替
えの遅延時間も解消することができるマイクロコンピュ
ータを提供することを目的とする。
で、ＣＰＵはポートの出力データ切替えタイミングを始
終図る必要がなくなり、また、ポートの出力データ切替
えの遅延時間も解消することができるマイクロコンピュ
ータを提供することを目的とする。
本発明に係るマイクロコンピュータは、ＣＰＵが出力デ
ータの出力設定を出力設定バッファに対して行った後は
ＣＰＵの介入を受けずに、周辺回路から送られる割り込
み要求信号などの起動信号で、ポート出力ランチにバッ
ファのデータが転送され、次からの制御信号でボート出
力が即時に反転を繰り返すように構成したものである。
ータの出力設定を出力設定バッファに対して行った後は
ＣＰＵの介入を受けずに、周辺回路から送られる割り込
み要求信号などの起動信号で、ポート出力ランチにバッ
ファのデータが転送され、次からの制御信号でボート出
力が即時に反転を繰り返すように構成したものである。
本発明においては、上述のように構成したので、ＣＰＵ
が一旦、ポート出力データの初期値設定を行うと、以降
はＣＰＵの制御から独立して他の周辺機能の起動により
ボート出力が切り替わるように動作することで、ＣＰＵ
を介することなく、周辺回路の発する信号だけでボート
出力を反転させることができる。
が一旦、ポート出力データの初期値設定を行うと、以降
はＣＰＵの制御から独立して他の周辺機能の起動により
ボート出力が切り替わるように動作することで、ＣＰＵ
を介することなく、周辺回路の発する信号だけでボート
出力を反転させることができる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例によるマイクロコンピュータ
の構成を示す図であって、図中、１はＣＰＵ、２は従来
例と同様のポート出力回路（入出力回路）で、本実施例
はこれに周辺回路５からの制御信号によって動作する第
２出力制御回路６を付加し、第２出力制御回路６の出力
とポート出力回路２の出力とはＣＰＵＩの制御によるス
イッチ９ａ、９ｂでその一方を選択できるように構成に
したものである。
の構成を示す図であって、図中、１はＣＰＵ、２は従来
例と同様のポート出力回路（入出力回路）で、本実施例
はこれに周辺回路５からの制御信号によって動作する第
２出力制御回路６を付加し、第２出力制御回路６の出力
とポート出力回路２の出力とはＣＰＵＩの制御によるス
イッチ９ａ、９ｂでその一方を選択できるように構成に
したものである。
第２図は第２出力制御回路の一構成例である。
ここでは周辺回路としての２つのタイマＡ、Ｂから制御
信号を受は取り、これによりポート制御回路２出力の極
性（ＨＩＧＨ／ＬＯＷ）を決定するトグルフリップフロ
ップ７を制御する場合を例にとって説明する。
信号を受は取り、これによりポート制御回路２出力の極
性（ＨＩＧＨ／ＬＯＷ）を決定するトグルフリップフロ
ップ７を制御する場合を例にとって説明する。
まず、ＣＰＵＩがバス３．４を介して極性設定バッファ
８にデータを設定し、かつタイマＡ、 Ｈに対してカ
ウントの開始を命令する。タイマＢがカウントを開始す
ると、初期データがトグルフリップフロップ７にセット
され、以降はタイマＡがオーバーフローするごとにトグ
ルフリップフロップの出力Ｑ、 ｃｉの極性が反転する
。従って、ボート出力はＣＰＵから独立して、しかもタ
イマＡがオーバーフローするごとにリアルタイムに反応
し、極性を切り替えることができるようになる。
８にデータを設定し、かつタイマＡ、 Ｈに対してカ
ウントの開始を命令する。タイマＢがカウントを開始す
ると、初期データがトグルフリップフロップ７にセット
され、以降はタイマＡがオーバーフローするごとにトグ
ルフリップフロップの出力Ｑ、 ｃｉの極性が反転する
。従って、ボート出力はＣＰＵから独立して、しかもタ
イマＡがオーバーフローするごとにリアルタイムに反応
し、極性を切り替えることができるようになる。
このように、本実施例によれば、ＣＰＵはポートの出力
データ切り替えタイミングを始終図る必要がなくなり、
またボート出力の切り替えにおいても、周辺回路の動作
にリアルタイムに反応するので、外部回路（例えばモー
タ駆動制御回路など）に対してもより簡単なソフトウェ
アの処理で、より高精度に制御できるという優れた効果
が得られる。
データ切り替えタイミングを始終図る必要がなくなり、
またボート出力の切り替えにおいても、周辺回路の動作
にリアルタイムに反応するので、外部回路（例えばモー
タ駆動制御回路など）に対してもより簡単なソフトウェ
アの処理で、より高精度に制御できるという優れた効果
が得られる。
なお、タイマＡ、タイマＢのカウント値を適当に替える
ことにより、本マイクロコンピュータは正弦波形成に優
れた効果をもち、このようにカウント値を設定した第２
出力制御回路を３つ備えることにより、インバータモー
タの制御装置として有効に利用できる。
ことにより、本マイクロコンピュータは正弦波形成に優
れた効果をもち、このようにカウント値を設定した第２
出力制御回路を３つ備えることにより、インバータモー
タの制御装置として有効に利用できる。
また、上記実施例では制御信号源の一例として２つのタ
イマ人、Ｂをとりあげたが、制御信号はこれに限られる
ものではなく、他の周辺機能の信号を利用してもよく、
上記実施例と全く同様の効果が得られる。
イマ人、Ｂをとりあげたが、制御信号はこれに限られる
ものではなく、他の周辺機能の信号を利用してもよく、
上記実施例と全く同様の効果が得られる。
以上のように、本発明に係るマイクロコンビュ−夕によ
れば、第２出力制御回路を設けることにより、ＣＰｔＪ
を介することなく周辺回路の発する信号でボート出力切
替えを制御できるようにしたので、ｃｐｕはポート出力
の初期値を設定し、周辺回路の動作開始命令を送った後
は、周辺回路の操作、監視やポート出力の制御処理を行
う必要はなくなり、この時間を他の演算やデータ処理な
どにあてることができるので、ＣＰＵの処理効率の向上
が図れる効果がある。
れば、第２出力制御回路を設けることにより、ＣＰｔＪ
を介することなく周辺回路の発する信号でボート出力切
替えを制御できるようにしたので、ｃｐｕはポート出力
の初期値を設定し、周辺回路の動作開始命令を送った後
は、周辺回路の操作、監視やポート出力の制御処理を行
う必要はなくなり、この時間を他の演算やデータ処理な
どにあてることができるので、ＣＰＵの処理効率の向上
が図れる効果がある。
第１図は本発明に係るマイクロコンピュータの構成を示
すブロック図、第２図は本発明に係るマイクロコンピュ
ータの実施例を示す図、第３図は従来のマイクロコンピ
ュータの構成を示すブロック図である。 図において、１はＣＰＵ、２は入出力回路、３はアドレ
スバス、４はデータバス、５は周辺回路、６は第２出力
制御回路、７はトグルフリップフロップ、８は出力デー
タ設定バッファである。 なお図中同一符号は同−又は相当部分を示す。 ４ｊテニタ力オ 平底 ３年 ３月ｌＬｆ″日 第 図 事件の表示 特願平２−４０６５８号 発明の名称 マイクロコンピュータ ３、補正をする者 事件との関係
すブロック図、第２図は本発明に係るマイクロコンピュ
ータの実施例を示す図、第３図は従来のマイクロコンピ
ュータの構成を示すブロック図である。 図において、１はＣＰＵ、２は入出力回路、３はアドレ
スバス、４はデータバス、５は周辺回路、６は第２出力
制御回路、７はトグルフリップフロップ、８は出力デー
タ設定バッファである。 なお図中同一符号は同−又は相当部分を示す。 ４ｊテニタ力オ 平底 ３年 ３月ｌＬｆ″日 第 図 事件の表示 特願平２−４０６５８号 発明の名称 マイクロコンピュータ ３、補正をする者 事件との関係
Claims (1)
- （１）中央演算処理装置、周辺回路、出力装置により構
成され、 中央演算処理装置から設定されたデータを出力装置を介
して出力するマイクロコンピュータにおいて、 中央演算処理装置が出力データを設定した後、中央演算
処理装置の制御から独立して、外部へ出力するデータの
内容を任意のタイミングで切替える手段を備えたことを
特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040658A JP2597729B2 (ja) | 1990-02-20 | 1990-02-20 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040658A JP2597729B2 (ja) | 1990-02-20 | 1990-02-20 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03242776A true JPH03242776A (ja) | 1991-10-29 |
| JP2597729B2 JP2597729B2 (ja) | 1997-04-09 |
Family
ID=12586642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040658A Expired - Fee Related JP2597729B2 (ja) | 1990-02-20 | 1990-02-20 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597729B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022444A (ja) * | 1988-06-10 | 1990-01-08 | Sanyo Electric Co Ltd | マイクロコンピュータ |
-
1990
- 1990-02-20 JP JP2040658A patent/JP2597729B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022444A (ja) * | 1988-06-10 | 1990-01-08 | Sanyo Electric Co Ltd | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2597729B2 (ja) | 1997-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03242776A (ja) | マイクロコンピュータ | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPS59191647A (ja) | デ−タ処理システムにおけるシリアルｉ／ｏ | |
| JPH1185306A (ja) | クロック切換え回路 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS63211438A (ja) | 割込み制御回路 | |
| JPH01128152A (ja) | シリアルｉ／ｏ回路 | |
| JPH0616304B2 (ja) | 低消費電力時におけるｃｐｕの機能代替方法 | |
| JPS6043757A (ja) | １チツプのマイクロコンピユ−タ | |
| JPH063471Y2 (ja) | マイクロコンピュ−タ | |
| JPH0210478A (ja) | プログラムテーブルインタフェース回路 | |
| JPH02105951A (ja) | アドレスデータ作成回路及びこれを内蔵するデジタル信号処理装置 | |
| JP2664109B2 (ja) | リアルタイムポート | |
| JPH02130020A (ja) | 遅延回路 | |
| JPS6370450A (ja) | 半導体集積回路 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH027125A (ja) | 加算回路 | |
| JPS62221062A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS62189537A (ja) | コンテクスト切替装置 | |
| JPH01231103A (ja) | プログラマブル・コントローラ | |
| JPH0749793A (ja) | 割込みコントローラ | |
| JPS60103426A (ja) | マイクロコンピユ−タ | |
| JPS6278626A (ja) | マイクロプロセツサメモリ回路 | |
| JPS6367052A (ja) | シリアルデ−タの送信装置 | |
| JPH06187065A (ja) | クロック切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |