JPH03244247A

JPH03244247A - Ａｆｃ回路

Info

Publication number: JPH03244247A
Application number: JP2042137A
Authority: JP
Inventors: Takamitsu Kitayama; 北山　隆満; Masao Miyazaki; 正夫宮崎; Tomozo Ota; 智三太田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-02-22
Filing date: 1990-02-22
Publication date: 1991-10-31
Anticipated expiration: 2011-03-29
Also published as: JPH0834488B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】の本発明は、ディジタル変調信号を復調するとき復調器に
入力されるディジタル変調信号の中心周波数を安定化す
るために使用されるＡＦＣ回路に関するものである。

交」ｂ輝反逝− 一般にディジタル信号で変調されたディジタル変調信号
を復調する場合、復調回路の復調特性、特にビット誤り
率特性を向上させるためにＡＦＣ回路を使用して種々の
周波数変動を抑圧し、復調回路に入力されるディジタル
変調信号の中心周波数を安定化することが一般に行なわ
れている。このようなＡＦＣ回路の従来例を第６図に示
す。

同図において、周波数変換回路１００は入力ＢＰＦ　（
バンドパスフィルタ）　１０１．　　ミキサ１０２、電
圧制御発振器（ＶＣＯ）　１０３、ＩＦ用ＢＰＦ１０４
、及びＩＦ増幅器１０５で構成され、このうちＢＰＦＩ
ＯＩ、　　１０４及びＩＦ増幅器１０５はディジタル変
調信号の位相及び振幅特性に影響を与えないように比較
的広帯域な特性をもつように設計されている。

次に、復調回路１０６は帯域制限用ＢＰＦ１０７、位相
検波器１０８、搬送波再生回路１０９で構成され、帯域
制限用ＢＰＦ１０７はディジタル変調信号の帯域を制限
し、Ｃ／Ｎを改善することで復調特性の向上に寄与する
。

ディジタル変調信号の復調は、位相検波器１０８に周波
数変換回路１００から入力されたディジタル変調信号と
搬送波再生回路１０９から入力された搬送波ｆ。

を掛は合わせることで復調することができ、第６図の例
はディジタル変調信号が４相直交変調信号の例であり、
復調信号として、Ｉ、　　Ｑの直交する２信号が復調さ
れる。搬送波再生回路１０９は復調されたＩ、　　Ｑの
２信号より搬送波をディジタル変調信号の中心周波数に
同期させ、同期、非同期の判定信号である同期検出信号
１１０を出力する。

ＡＦＣ回路１１１は帯域制限用ＢＰＦ１０７を通ったデ
ィジタル変調信号をＡ分周する分周器１１２、基準周波
数信号を出力する基準発振器１１３、分周されたディジ
タル変調信号と基準周波数信号を位相比較し、基準周波
数信号よりもディジタル変調信号の方が位相が進んでい
るときは子信号１１４、逆に位相が遅れているときは一
信号１１５なる誤差信号を出力する位相比較器１１６、
搬送波再生回路１０９から出力される同期検出信号と位
相比較器１１６から出力される誤差信号の状態によって
Ｄ／Ａコンバータ１１７のデータを変え、それによって
ＡＦＣ電圧を変化させてｖＣ０１０３を制御するマイク
ロプロセッサ１１８から構成される。

次に、ＡＦＣ回路の動作について説明する。まず、搬送
波再生回路１０９の同期検出信号が非同期を示すレベル
であれば、マイクロプロセッサ１１８はＶＣＯ１０３を
周波数スイープすることで復調回路１０６に入力される
ディジタル変調信号を周波数スイープし、それによって
分周器１１２の出力信号を変化させ、位相比較器で基準
周波数信号と位相比較を行なう。

ＶＣＯ１０３のスィーブ途中で搬送波ｆＬが同期すると
、搬送波再生回路１０９の同期検出信号１１０は同期を
示すレベルとなり、マイクロプロセッサ１１８はＶＣＯ
ＩＯ３のスィーブを止め、位相比較器１１６の２つの誤
差信号を参照し、＋側であればＶＣＯ１０３の発振周波
数を下げるように制御し、逆に一側であれば、ＶＣＯＩ
０３の発振周波数を上げるように制御する。

このようにして、復調回路１０６に入力されるディジタ
ル変調信号の周波数的安定化を図るようにマイクロプロ
セッサ１１８はＤ／Ａコンバータ１１７を介してＶＣＯ
１０３を制御する。また、搬送波ｆＬが同期していると
きにＶＣＯ１０３の発振周波数が頻繁に変更されるのを
防ぐため、位相比較器１１６に許容誤差範囲を設定する
ことで、ＶＣＯ１０３の発振周波数の制御頻度を抑え、
再生された搬送波の周波数変動を抑制する。

が　　　　　よ　　とところで、上記従来例では、位相比較器１１６に入力さ
れる分周されたディジタル変調信号は帯域制限用ＢＰＦ
１０７を通っているため帯域制限用ＢＰＦ１０７の特性
に影響される。特に、温度変化による位相及び振幅特性
の変化によりディジタル変調信号は位相変調あるいは振
幅変調を受け、分周されたディジタル変調信号が本来分
周されるべき周波数よりも高低差が生じ、位相比較器１
１６の誤差信号に誤りが生じる可能性がある。また、低
Ｃ／Ｎ時において分周器１１６の出力に分周誤差が生じ
、それによって周波数誤差が生じる。そして、ディジタ
ル変調信号を安定化させる手段として位相比較器を用い
ているため基準発振器１１３が必要となるばかりでなく
、許容誤差範囲を設けることで位相比較器１１６の構成
が複雑になる。さらに、ディジタル変調信号のスペクト
ラムの広がりを圧縮するためには、最終的に１０ｋＨ２
程度まで分周する必要があり、ディジタル変調信号が１
００Ｍ８２以上の周波数であると、１００００分周以上
しなければならないため分周器１１２の段数が多くなる
という欠点がある。しかも、分周された信号にはジッタ
が生じ、位相比較器１１６で位相比較を行なう場合、悪
影響を及ぼすという欠点がある。

本発明はこのような問題を解決し、構成が簡単でコスト
ダウンが図れるばかりでなく、回路素子の温度特性に影
響されることなく復調回路に入力されるディジタル変調
信号を周波数的に安定させ、再生された搬送波をも安定
化することができるＡＦＣ回路を提供することを目的と
する。

るための上記目的を達成するため、本発明では、電圧制御発振器
を備え”入力されたディジタル変調信号の周波数変換を
行なう周波数変換回路と、復調用の搬送波及び該搬送波
が前記ディジタル変調信号に同期しているか否かを示す
同期検出信号を出力する搬送波再生回路を備えていて前
記周波数変換回路で周波数変換された前記ディジタル変
調信号を復調する復調回路と、を備える回路における前記復調回路に入力される周波数
変換されたディジタル変調信号を周波数的に安定化させ
るように前記電圧制御発振器を制御するためのＡＦＣ回
路において、マイクロプロセッサと、前記搬送波再生回路より出力される搬送波をｍ分周（但
しｍはｍ≧２）する分周器と、前記マイクロプロセッサ
で制御されて、前記分周器によりｍ分周された搬送波を
一定期間計数し、その計数値を前記マイクロプロセッサ
に与えるカウンタと、前記計数値と前記同期検出信号に基いて前記マイクロプ
ロセッサで制御され前記電圧制御発振器の発振周波数を
制御するためのＡＦＣ電圧を出力するＤ／Ａコンバータ
と、から構成されている。

住ニー月− このような構成によると、搬送波再生回路で再生された
搬送波を直接分周し、カウンタにより一定期間分周され
た搬送波を計数し、その計数値と同期検出信号によって
マイクロプロセッサでＤ／Ａコンバータを介して電圧制
御発振器を制御することになり、復調回路に入力される
ディジタル変調信号が安定化する。

笑」４例− 以下、本発明の実施例を図面を参照しつつ説明する。第
１図は本実施例のＡＦＣ回路の一実施例を示す構成図で
ある。尚、同図において第６図の従来例と同一機能を有
するものについては同一符号を付しである。

本実施例のＡＦＣ回路１はマイクロプロセッサ２と、搬
送波再生回路１０９がら出力される搬送波ｆ、をｍ分周
する（但しｍはｍ≧２）分周器３と、マイクロプロセッ
サ２で制御され分周された搬送波ｆＬを一定期間計数す
るＮビットカウンタ４と、カウンタ４の計数値と搬送波
再生回路１０９から出力される同期検出信号１１０によ
ってマイクロプロセッサ２で制御され、ＶＣＯ１０３の
発振信号を制御するためのＡＦＣ電圧を出力するＤ／Ａ
コンバータ１１７テ構威される。

次に、このＡＦＣ回路の動作を第２図を参照して説明す
る。まず、同期検出信号１１０が非同期を示すレベル（
第２図では、“Ｌ”°レベル）であると、マイクロプロ
セッサ２はＡＦＣ電圧を変化させ、第２図（イ）に示す
ような鋸歯状波を発生するようにＤ／Ａコンバータ１１
７にデータを送出する。ＶＣＯ１０３はＡＦＣ電圧によ
り周波数スイープを行ない、周波数変換回路１００に人
力されたディジタル変調信号はＶＣＯ１０３の変化と同
様にスイープしながら周波数変換され、復調回路５に入
力される。スィーブされているディジタル変調信号は帯
域制限用ＢＰＦ１０７を通り、位相検波器１０８で搬送
波再生回路１０９から出力されている搬送波ｆ、と掛は
合わせられることによって工、Ｑの２信号が復調され、
その２信号は搬送波再生回路１０９にフィードバックさ
れ、搬送波ｆＬが同期すると、同期検出信号１１０は同
期を示すレベル（第２図（ロ）では、°Ｈ”レベル）と
なり、マイクロプロセッサ２はＶＣＯ１０’３の周波数
スイープを止める。

次に、マイクロプロセッサ２は制御信号ＬＥ６でＮビッ
トカウンタ４を一定期間動作させ、ｍ分周された搬送波
を計数する。一定期間計数した後、計数値は信号線７を
介してマイクロプロセッサ２に入力される。マイクロプ
ロセッサ２ではマイクロプロセッサ２のプログラム上に
設定された基準値と計数値とを比較し、誤差が生じれば
その誤差分を打ち消すようにＤ／Ａコンバータ１１７に
データを送出してＶＣＯ１０３の発振周波数を変え、復
調回路５に入力されるディジタル変調信号の周波数を微
調し、安定化を図り、ひいては再生された搬送波の安定
化を図っている。上記のように本実施例では再生された
搬送波ｆＬを直接分周しているため帯域制限用ＢＰＦ１
０７の温度特性の影響を受けず、また、分周された信号
にはジッタが生じることはなく、正確にカウンタで計数
できるという特徴がある。さらに１本実施例の構成は極
めて簡単で、コストダウンを図ることができる。

尚、搬送波再生回路１０９の同期時にＶＣＯ１０３の発
振周波数が変更される頻度を抑え、再生された搬送波ｆ
Ｌの周波数変動を抑制するため、分周された搬送波を計
数した値と基準値を比較するとき許容誤差範囲を超えた
誤差分のみ補正するようにすればよい。また、搬送波ｆ
（を連続的に繰り返し計数するのでなく、成る時間、例
えば、１秒間隔で計数するようにすれば、より一層ＶＣ
Ｏ１０３の発振周波数が変更される頻度が抑制され、復
調回路５に入力されるディジタル変調信号の周波数がよ
り安定化される。このような許容誤差範囲を設けても、
マイクロプロセッサ２上のプログラムで対応できるため
回路上何ら影響を及ぼすことはない。

ここで、実際の数値を用いて設計方法を説明する。復調
回路５に入力されるディジタル変調信号の中心周波数を
１４０ＭＨｚとすると、再生された搬送波ｆＬも１４０
ＭＨ２となる。この搬送波ｆＬの同期範囲はＣ／Ｎを劣
化させないようにするため通常狭く設定されて、例えば
、＋／−ＩＭＨｚとする。分周器３の分周比を１７４０
とし、カウンタ４の動作時間を２ｍ秒とすると、カウン
タの計数は７０００カウントとなり、搬送波ｆＬをカウ
ントできる分解能は２０ｋＨ２となる。

７０００カウントを２進数で表わすとｌｌ０ＩＩＯＩＯ
Ｌ１００ＯＢとなり、１３ビツトとなる。ところで、搬
送波ｆ、の同期範囲は＋／−ＩＭＨｚであるためカウン
タとして＋／−５０カウント（＝　＋／−１１００１０
Ｂ）の範囲を捕捉することができればよいため、カウン
タとしては８ビツトでよいことになる。従って、カウン
タを選択する場合、上記の例であれば８〜１３ビツトの
カウンタを選ぶ自由度がある。カウンタを１２ビツトと
し、マイクロプロセッサ２への入力は下位８ビツトを入
力するという方法も可能である。また、カウンタの動作
時間を適切に選べば７ビツトのカウンタでもよい。上記
のように、搬送波ｆＬの同期範囲を考慮し、分周器の分
周比、カウンタの動作時間を適切に選べば、ＡＦＣ回路
を極めて簡単に構成することができる。

第２図でＶＣＯ１０３をスイープするＡＦＣ電圧の繰り
返し波形を鋸歯状波としたが、三角波、正弦波など鋸歯
状波に限らず、ＶＣＯ１０３を円滑に周波数スイープす
ることができる波形であればよい。また、同期検出信号
の同期、非同期を示すレベルは第２図の例と逆のレベル
になってもプログラム上で対応できるため問題はない。

第３図はカウンタの計数値をマイクロプロセッサに入力
する他の実施例を示す構成図である。カウンタ４の計数
値は上記の例であれば、最小でも７ビツトの信号線７が
必要となるためマイクロプロセッサ８に入力端子の余裕
がない場合、マイクロプロセッサ８はカウンタ４の計数
が終わったとき、制御信号ＬＥ９でシフトレジスタ１０
を制御し、カウンタ４の出力を信号線７を介してシフト
レジスタ１０に入力し、マイクロプロセッサ８からシフ
トレジスタ１０に対し、クロックＣＫを出力し、データ
１２を入力する。これによりマイクロプロセッサ８の入
力端子を節約することができる。

第４図は復調回路の他の実施例を示す構成図である。こ
の復調回路１３は第１図の帯域制限用ＢＰＦＩ０７を復
調されたベースバンド信号の帯域制限用ＬＰＦ１４．１
５に置き換えた例である。この場合、従来例ではディジ
タル変調信号の帯域制限がなされていないためスペクト
ラムが広がり、分周された信号のジッタが大きくなり、
また、ノイズが付加されると、さらにＡＦＣ回路が誤動
作する可能性があるが、この実施例では再生された搬送
波を利用しているため、全く影響がない。

第５図は本発明の他の実施例を示す構成図である。ディ
ジタル変調信号のＣ／Ｎがよいときは第２図で示した鋸
歯状波のスイープ速度が早くても搬送波再生回路１０９
の搬送波ｆ、は同期するが、Ｃ／Ｎが低くなると、鋸歯
状波のスイープ速度を遅くしないと搬送波ｆＬは同期し
ない。このため、通常はディジタル変調信号のＣ／Ｎが
低下した場合を想定し、スイープ速度を遅くしている。

そこで、ＡＦＣ回路１６にＣ／Ｎ検出回路１７を設け、
周波数変換回路１００の人力よりディジタル変調信号を
Ｃ／Ｎ検出回路１７に入力し、ディジタル変調信号のＣ
／Ｎを検出し、その結果を数ビットのディジタル信号で
マイクロプロセッサ１８に入力する。マイクロプロセッ
サ１８ではＣ／Ｎ検出回路１７の出力からＣ／Ｈのレベ
ルを判定し、それに対応する鋸歯状波のスィーブ速度を
設定し、ＶＣＯ１０３を制御する。鋸波状波のスイープ
速度を固定しておく場合に比べ、Ｃ／Ｎがよい場合は搬
送波が早く同期する。Ｃ／Ｎ検出回路１７の接続する位
置は周波数変換回路１００の入力に限らず、出力側ある
いは復調回路５の帯域制限用ＢＰＦ１０７の出力であっ
てもよい。

上記説明で、ディジタル変調信号は従来例と同様に４相
直交変調値号と仮定したが、本発明のＡＦＣ回路は搬送
波を再生する復調回路であれば、あらゆるディジタル変
調信号に利用できることはいうまでもない。

発ＩＪ０１（以上説明した通り、本発明によれば、搬送波の同期時に
は電圧制御発振器を微調するため、使用する回路素子の
温度特性に影響されず、分周した信号にはジッダが生じ
ないため安定に動作し、また構成が極めて簡単になりコ
ストダウンが図れるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図であり、第２図
はそれを説明するためのＡＦＣ電圧の例を示す図、第３
図はカウンタの計数値をマイクロプロセッサに入力する
部分についての他の構成例を示す図、第４図は復調開部
分についての他の構成例を示す図、そして第５図は本発
明の他の実施例を示す構成図である。第６図は従来例を
示す構成図である。１．１６・・・ＡＦＣ回路、２．８．１８・・・マイクロプロセッサ、３・・・分周
器、　　　４・・・カウンタ、５．１３・・・復調回路
、　　　１０・・・シフトレジスタ、１４．１５・・・
Ｌ　ＰＦ、　　　　　　１７・・・Ｃ／Ｎ検出回路、１
００・・・周波数変換回路、１０３・・・電圧制御発振器、１０７・・・ＢＰＦ、　　　　　　１０８・・・位相検
波器、１０９・・・搬送波再生回路。

Claims

【特許請求の範囲】

（１）電圧制御発振器を備え入力されたディジタル変調
信号の周波数変換を行なう周波数変換回路と、復調用の搬送波及び該搬送波が前記ディジタル変調信号
に同期しているか否かを示す同期検出信号を出力する搬
送波再生回路を備えていて前記周波数変換回路で周波数
変換された前記ディジタル変調信号を復調する復調回路
と、を備える回路における前記復調回路に入力される周波数
変換されたディジタル変調信号を周波数的に安定化させ
るように前記電圧制御発振器を制御するためのＡＦＣ回
路において、マイクロプロセッサと、前記搬送波再生回路より出力される搬送波をｍ分周（但
しｍはｍ≧２）する分周器と、前記マイクロプロセッサで制御されて、前記分周器によ
りｍ分周された搬送波を一定期間計数し、その計数値を
前記マイクロプロセッサに与えるカウンタと、前記計数値と前記同期検出信号に基いて前記マイクロプ
ロセッサで制御され前記電圧制御発振器の発振周波数を
制御するためのＡＦＣ電圧を出力するＤ／Ａコンバータ
と、からなることを特徴とするＡＦＣ回路。