JPH0834489B2

JPH0834489B2 - Ａｆｃ回路

Info

Publication number: JPH0834489B2
Application number: JP2042138A
Authority: JP
Inventors: 隆満北山; 正夫宮崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-02-22
Filing date: 1990-02-22
Publication date: 1996-03-29
Anticipated expiration: 2011-03-29
Also published as: JPH03244248A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ディジタル変調信号を復調するとき復調器
に入力されるディジタル変調信号の中心周波数を安定化
するために使用されるAFC回路に関するものである。

従来の技術一般にディジタル信号で変調されたディジタル変調信
号を復調する場合、復調回路の復調特性、特にビット誤
り率特性を向上させるためにAFC回路を使用して種々の
周波数変動を抑圧し、復調回路に入力されるディジタル
変調信号の中心周波数を安定化することが一般に行なわ
れている。このようなAFC回路の従来例を第６図に示
す。

同図において、周波数変換回路100に入力されたディ
ジタル変調信号は電圧制御発振器（VCO）101の発振信号
とミキサ102で乗算され周波数変換される。周波数変換
されたディジタル変調信号は復調回路103に入力され、
帯域制限用BPF（バンドパスフィルタ）104で帯域制限さ
れた後、位相検波器105で搬送波再生回路106から出力さ
れる搬送波fcと乗算され復調される。この場合、ディジ
タル変調信号を４相直交変調信号とすると、復調信号は
I,Qの直交する２信号として復調される。そして、復調
された２信号は搬送波再生回路106にフィードバックさ
れ、搬送波fcが再生される。また、搬送波再生回路106
は搬送波の同期、非同期を示す同期検出信号107をも出
力する。AFC回路はマイクロプロセッサ108、高周波信号
をＡ分周（Ａ≧２）する分周器109、マイクロプロセッ
サ108で制御される分周された高周波信号を一定期間計
数するカウンタ110、及びマイクロプロセッサ108で制御
され、VCO101のためのAFC電圧を出力するD/A変換器111
で構成される。

次に、上記AFC回路部分について説明する。まず、帯
域制限用BPF104で帯域制限されたディジタル変調信号は
分周器109でＡ分周され、カウンタ110に入力される。マ
イクロプロセッサ108は制御信号LE112でカウンタ110を
一定期間動作させる。カウンタ110には分周されたディ
ジタル変調信号を計数し、その計数値をデータ線113を
介してマイクロプロッセサ108に入力する。マイクロプ
ロセッサ108は前記計数値をプログラム上で設定された
基準値と比較、演算し、その誤差分を打ち消すようにD/
A変換器111にデータを送出し、AFC電圧を変え、VCO101
を制御する。このように、VCO101の発振周波数を調整す
ることによって、復調回路103に入力されるディジタル
変調信号の周波数を安定化させる。

また、計数値と基準値を比較、演算する場合、許容誤
差範囲を設定すれば、許容誤差範囲内に計数値があると
きはVCO101を制御する必要がないため搬送波の同期時、
VCO101発振周波数を変更する頻度を抑制することができ
る。ところで、搬送波が同期するまでのVCO101の制御方
法は搬送波再生回路106の追随性を考慮して次のように
行なう。

第７図に示すように搬送波の非同期時（同期検出信号
107がローレベル）、搬送波の同期周波数近傍までは高
速でスイープし（AFC電圧V₁→V₂）、同期周波数近傍に
なると、低速でスイープ（V₂→V₃）する。AFC電圧がV₃
のとき搬送波が同期すると（同期検出信号107がハイレ
ベル）、スイープを止める。今、分周器109の中心周波
数を140MHz、VCOの可変範囲を＋／−5MHzと仮定する。
このとき、分周器109に入力されるディジタル変調信号
の周波数範囲は140MHz＋／−5MHzとなる。まず、高速ス
イープ時における周波数カウントの分解能を200kHzとす
ると、、カウンタ110の計数値は700カウントとなり、分
周器109を40分周とすると、カウンタ110の動作時間は0.
2m秒となる。140＋／−5MHzの計数値は675〜725カウン
トとなり、これは２進数で表わすと1010100011B〜10110
10101Bとなり、カウンタ110として７〜10ビットのカウ
ンタが必要である。

一方、低速スイープ時の周波数カウントの分解能を20
kHzとし、同様に計算すると、カウンタ110の動作時間は
2m秒となり、140MHz＋／−5MHzの計数値は6750〜7250カ
ウントとなり、２進数で表わすと1101001011110B〜1110
001010010Bとなるため、カウンタ110のビット数は11〜1
3ビットとなる。

発明が解決しようとする課題ところが、上記従来例ではディジタル変調信号を直接
分周し、カウンタで計数しているためディジタル変調信
号のC/Nが低下すると信号にノイズが重畳される割合が
増えるため正確に周波数をカウントすることがでず、マ
イクロプロセッサのプログラム上で設定された基準値に
合わせると、ディジタル変調信号の周波数が本来あるべ
き周波数に合わないため、搬送波が同期しない。このよ
うな場合は搬送波の同期がとれるまでVCOの発振周波数
をスイープし、同期がとれたところで新しく基準値を設
定しても搬送波の同期範囲にある程度の幅があるため入
力されたディジタル変調信号の正しい搬送波と離調し、
復調特性を劣化させる。この場合ディジタル変調信号の
スペクトラムに広がりがあるため分周された信号にジッ
タが残り、低C/N時には更に悪影響を及ぼす。

また、帯域制限用BPF104の温度特性により、遅延が生
じたり、振幅特性が変化するとディジタル変調信号が位
相あるいは振幅変調を受けて信号の歪が大きくなり、正
確に周波数カウントができなくなる。更に、上述したよ
うに低速スイープ時の周波数分解能を上げるためカウン
タのビット数が増えると言う欠点もある。

本発明はこのような問題を解決し、構成が簡単でコト
スダウンが図れるばかりでなく、回路素子の温度特性に
影響されることなく復調回路に入力されるディジタル変
調信号を周波数的に安定させ、再生された搬送波をも安
定化することができるAFC回路を提供することを目的と
する。

課題を解決するための手段上記の目的を達成するため本発明では、電圧制御発振
器を備え入力されたディジタル変調信号の周波数変換を
行なう周波数変換回路と、復調用の搬送波を発生するとともに該搬送波を復調出
力によって前記ディジタル変調信号の中心周波数に同期
させ且つ該搬送波が前記ディジタル変調信号に同期して
いるか否かを示す同期検出信号を発生する搬送波再生回
路を備えていて前記周波数変換回路で周波数変換された
前記ディジタル変調信号を復調する復調回路と、を備える回路における前記復調回路に入力される周波
数変換されたディジタル変調信号を周波数的に安定化さ
せるように前記電圧制御発振器を制御するためのAFC回
路において、分周器と、前記分周器の出力を一定期間計数するカウンタと、前記ディジタル変調信号と再生搬送波のうち一方の分
周出力がカウンタに導かれるように択一選択するスイッ
チと、前記カウンタの計数値と前記搬送波再生回路からの前
記同期検出信号を入力するとともに、前記スイッチの制
御信号及びカウンタの制御信号と、前記電圧制御発振器
の発振周波数を制御するためのAFC信号とを発生するマ
イクロプロセッサと、前記マイクロプロセッサから出力されたAFC信号をD/A
変換して前記電圧制御発振器に与えるD/A変換器と、から成り、前記マイクロプロセッサは前記同期検出信
号が非同期を示す場合は、ディジタル変調信号を前記ス
イッチに選択させ、そのディジタル変調信号を計数した
カウンタの計数値と所定基準値とを比較して、その差を
打ち消すように電圧制御発振器の周波数を高速スイープ
させ、前記計数値に基いて同期周波数近傍であることを
検出した場合は再生搬送波を前記スイッチに選択させて
低速スイープさせ、前記同期検出信号が同期を示す場合
は前記電圧制御発振器の周波数スイープを停止させてか
ら前記再生搬送波をカウンタに計数させて、その計数値
と前記所定基準値とを比較して、その差を打ち消すよう
に前記電圧制御発振器を制御するようにしている。

作用このような構成によると、搬送波の非同期時において
はスイッチにより選択されたディジタル変調信号を分周
し、その分周された信号を一定期間計数することで電圧
制御発振器の発振周波数を例えば高速スイープし、搬送
波の同期周波数近傍になるとスイッチを切り換え、搬送
波を分周するようにして、搬送波の同期がとれるまで電
圧制御発振器の発振周波数を例えば低速スイープし、同
期がとれると、搬送波を分周した信号を一定期間計数
し、計数値と基準値の比較により誤差を打ち消すように
電圧制御発振器を制御することができる。

実施例以下、本発明の実施例を図面を参照しつつ説明する。
第１図は本実施例のAFC回路の一実施例を示す構成図で
ある。尚、同図において第６図の従来例と同一機能を有
するものについては同一符号を付してある。

本実施例のAFC回路はマイクロプロセッサ１と、マイ
クロプロセッサ１の制御信号で制御され、帯域制限され
たディジタル変調信号または搬送波再生回路106から出
力される搬送波fcの何れか一方を選択するスイッチ３
と、スイッチ３で選択された高周波信号をｍ分周する
（ただしｍ≧２）分周器４と、マイクロプロセッサ１の
制御信号LE5で制御され、分周された高周波信号を一定
期間計数し、その計数値を信号線６を介してマイクロプ
ロセッサ１に出力するＮビットカウンタ７と、マイクロ
プロセッサ１で制御されVCO101のAFC電圧を出力するD/A
コンバータ111から構成される。尚、マイクロプロセッ
サ１は計数値とプログラム上の基準値とを比較・演算
し、誤差分を打ち消すように電圧制御発振器（VCO）101
を制御する。

本実施例では、再生搬送波の非同期時にはディジタル
変調信号をスイッチで選択し、同期状態近傍になると、
再生搬送波をスイッチで選択するようにしているが、そ
の理由は次の通りである。まず、搬送波再生回路106は
そのフリーラン周波数が搬送波周波数になるように設定
されている。そして、同期時にはディジタル変調信号に
同期した周波数となる。当然のことながら、非同期時に
はフリーラン状態となる。従って、フリーラン状態で
は、再生搬送波の周波数はディジタル変調信号（中間周
波数）の搬送波とほぼ同じ周波数となり、周波数を計数
すると、基準値とほぼ一致し、非同期にもかかわらず計
数値と基準値が一致するということが起こりうるため、
非同期時に再生搬送波を計数することは意味がない。非
同期時にディジタル変調信号を計数することで基準値と
の差が明確になり、同期周波数近くまでVCOを高速スイ
ープすることができる。

同期周波数近傍まで高速スイープした後、スイッチ３
を切り換えて低速スイープを行なう。このときは上記理
由で再生搬送波を計数しないことが望ましい。同期検出
信号が同期を示したときスイープを止めて再生搬送波を
計数する。もし、ディジタル変調信号を使用せず、再生
搬送波のみ使用する場合を考えると、上記理由により、
最初から再生搬送波を計数できないため最終的な同期が
得られるまでに時間がかかる。これに対し本実施例では
上述の如く同期周波数近傍まで高速スイープできるの
で、同期までの時間を短縮することができる。

次に、上記構成のAFC動作について説明する。まず、
搬送波の非同期時にVCO101の発振周波数を高速スイープ
する場合、スイッチ３はマイクロプロセッサ１によって
Ａ側、即ち帯域制限されたディジタル変調信号が選択さ
れるように設定されているため、分周器４にディジタル
変調信号が入力されｍ分周される。分周された信号はＮ
ビットカウンタ７に入力され、マイクロプロセッサ１は
制御信号LE5を介してＮビットカウンタ７を一定期間動
作させる。これによってカウンタ７は分周されたディジ
タル信号を計数する。計数された値は信号線６を介して
マイクロプロセッサ１に取り込まれ、マイクロプロセッ
サ１のプログラム上で設定された基準値と比較・演算さ
れる。そして、その誤差分を打ち消す方向にVCO101の発
振周波数を高速スイープするようにマイクロプロセッサ
１はD/Aコンバータ111にデータを送出し、AFC電圧を変
える。このとき、従来例と同様に復調回路８に入力され
るディジタル変調信号の中心周波数の範囲を140MHz＋／
−5MHz、周波数カウントの分解能を200kHz、分周器４の
40分周とすれば、Ｎビットカウンタ７の動作時間は0.2m
秒となり、ビット数は７〜10ビットとなる。また、ディ
ジタル変調信号を周波数カウントし、その計数値より搬
送波の同期周波数近傍になったことが判定されると、マ
イクロプロセッサ１はスイッチ３をＢ側、即ち、搬送波
再生回路106の出力である再生された搬送波fcに切り換
え、VCO101の低速スイープを行なう。マイクロプロセッ
サ１は同期検出信号107を介して搬送波fcが同期したこ
とを検知すると、VCO101のスイープを止め、分周された
搬送波fcを計数するように制御信号LE5を介してＮビッ
トカウンタ７を一定期間動作させる。計数された値は信
号線６を介してマイクロプロセッサ１に取り込まれ、プ
ログラム上に設定されている基準値と比較、演算され、
マイクロプロセッサ１は誤差分を打ち消す方向にD/A変
換器111にデータを送出し、VCO101の発振周波数を微調
し、復調回路８に入力される周波数変換されたディジタ
ル変調信号の周波数を安定化する。この時、周波数カウ
ントの分解能を20kHz、搬送波の同期周波数範囲を140MH
z＋／−1MHz、Ｎビットカウンタ７の動作時間を2m秒と
すると、分周器４が40分周であるため、Ｎビットカウン
タの計数値は6950〜7050カウントとなる。これを２進数
で表わすと、1101100100110B〜1101110001010Bとなり、
Ｎビットカウンタ７のビット数は８〜13ビットとなる。
従って、Ｎビットカウンタ７のビット数は高速スイープ
時の共通のビット数である８ビットとすればよい。

このように、VCO101の周波数範囲、搬送波fcの同期周
波数範囲、高速スイープ時と低速スイープ時の周波数カ
ウントの分解能、分周器４の分周比、及びＮビットカウ
ンタ７の動作時間を適切に設計すれば、Ｎビットカウン
タ７のビット数を最小にすることができる。なお、スイ
ッチ３の切り換えは上記説明では低速スイープにしたと
きとしたが、搬送波が同期してからスイッチ３を切り換
えてもよい。

上記説明によると、ディジタル変調信号を周波数カウ
ントするのは高速スイープのときのみであり、搬送波の
同期がとれたときは搬送波を周波数カウントするためデ
ィジタル変調信号が低C/N時においてもAFC動作は正常に
行なわれ、復調回路に入力されるディジタル変調信号の
周波数が安定化される。また、帯域制限用BPF104の温度
特性による影響も受けることはない。また、搬送波の同
期時には直接搬送波を分周することによって、分周され
た信号にジッタが生じないため正確にカウンタで計数す
ることができる。

第２図は本発明のAFC回路の他の実施例を示す構成図
である。ディジタル変調信号をｍ′分周する分周器８と
搬送波fcをｍ″分周する分周器９を設け、各分周器８、
９の出力をマイクロプロセッサ10の制御信号LE11によっ
て選択するスイッチ12をＮビットカウンタ７と分周器
８、９の間に設けている。尚、AFC動作は上記説明と同
様の動作を行なう。スイッチ12は分周器８、９の出力が
ディジタル信号であるためディジタルICで容易に構成す
ることができる。また、分周器８、９の分周比は同一で
もよいし、異なる分周比でもよい。どちらの場合でも上
述したように各種条件から適切に設計すれば、最小のビ
ット数のＮビットカウンタを使用することができる。

第３図は本発明のAFC回路の他の実施例を示す構成図
である。本実施例において、周波数変換回路100の入力
からディジタル変調信号を分岐し、C/N検出回路13に入
力する。C/N検出回路13はディジタル変調信号のC/Nを計
測し、C/Nの値に比例する信号を数ビットのディジタル
値でマイクロプロセッサ14に出力する。マイクロプロセ
ッサ14は上述したAFC動作を行なう中で、ディジタル変
調信号のC/N値をC/N検出回路13の出力から判定すること
により、搬送波の同期周波数近傍を示す設定値を変え
る。例えば、C/N検出回路13の出力値がC/N＝3dBを示す
値であれば同期周波数近傍を示す設定値を同期周波数＋
／−1MHzとし、C/Nが6dBであれば設定値を同期周波数＋
／−700kHz、C/Nが10dB以上であれば、同期周波数＋／
−400kHzとする。

このように、ディジタル変調信号のC/Nから同期周波
数近傍を示す設定値を変えることにより、ディジタル変
調信号のC/Nがよいときには搬送波の同期を早くするこ
とができる。

第４図は復調回路の他の実施例を示しており、この復
調回路15は第１図で示した復調回路８における帯域制限
用BPF104を復調された信号を帯域制限する帯域制限用LP
F16、17に置き換えたものであり、復調回路としての特
性は何等変わるところはない。このように、ディジタル
変調信号を帯域制限せずに復調した信号を帯域制限する
復調回路15を使用しても、本発明により高速スイープ時
にはディジタル変調信号を利用するが、低速スイープ及
び搬送波の同期時には搬送波を直接分周して周波数カウ
ントしているためAFC動作に何等支障を来すことはな
い。この点、従来のAFC回路では、専らディジタル変調
信号を利用していたためディジタル変調信号を帯域制限
せずに復調した信号を復調後に帯域制限するようにする
と、分周器に入力されるディジタル変調信号のスペクト
ラムが帯域制限した場合よりも広がり、分周された信号
にジッタが多くなるだけでなく、帯域制限されていない
分だけディジタル変調信号のC/Nが劣化し、搬送波から
の誤差が大きくなってしまう。

第５図はＮビットカウンタの計数値をマイクロプロセ
ッサ18に取り込む方式の他の実施例を示す構成図であ
る。Ｎビットカウンタ７のビット数は上記説明では８ビ
ットであった。このため、マイクロプロセッサの入出力
ポートを多く使用しなければならない。このマイクロプ
ロセッサ18の入出力ポートを節約するためＮビットカウ
ンタ７とマイクロプロセッサ18の間にシフトレジスタ19
を設け、Ｎビットカウンタ７を一定期間動作させた後、
マイクロプロセッサ17は制御信号LE20を制御してＮビッ
トカウンタ７の計数値を信号線６からシフトレジスタ19
に入力する。

次に、マイクロプロセッサ18はクロックCK21をシフト
レジスタ19に送出し、シフトレジスタ19のデータをシリ
アルにデータ線22から取り込む。これによって、マイク
ロプロセッサ18の入出力ポートを節約することができ
る。

上記説明においてディジタル変調信号を４相直交変調
信号として扱ったが、搬送波を再生するような復調方式
を採用する復調回路であれば、あらゆるディジタル変調
信号に対しても本発明のAFC回路は適用できる。

発明の効果以上説明した通り、本発明によれば、例えば高速スイ
ープ時における周波数カウントには復調回路に入力され
た帯域制限されたディジタル変調信号を使用し、搬送波
が同期周波数になると、再生された搬送波を直接周波数
カウントするため、構成が簡単な上、ディジタル変調信
号が低C/N時においてもAFC動作は正常に行なわれ、復調
回路に入力されるディジタル変調信号の周波数が安定化
され復調特性が劣化することがない。また、使用される
回路素子の温度特性による影響も受けることもなく、搬
送波の同期時には直接搬送波を分周するため分周された
信号にジッタが残ることがなく、正確に周波数カウント
ができる。さらに、カウンタのビット数は最適に設計す
ることにより減らすことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は本発
明のAFC回路の他の実施例を示す構成図、第３図は本発
明のAFC回路の更に他の実施例を示す構成図、第４図は
復調回路の他の実施例を示す構成図、第５図は計数値を
入力するための他の実施例を示す構成図である。第６図
は従来例を示す構成図であり、第７図はその説明図であ
る。１、10、14、18…マイクロプロセッサ、３、12…スイッ
チ、４、８、９…分周器、７…カウンタ、８、15…復調
回路、13…C/N検出回路、16、17…帯域制限用LPF、19…
シフトレジスタ、100…周波数変換回路、101…VCO、102
…ミキサ、104…帯域制限用BPF、105…位相検波器、106
…搬送波再生回路。

Claims

【特許請求の範囲】

【請求項１】電圧制御発振器を備え入力されたディジタ
ル変調信号の周波数変換を行なう周波数変換回路と、復調用の搬送波を発生するとともに該搬送波を復調出力
によって前記ディジタル変調信号の中心周波数に同期さ
せ且つ該搬送波が前記ディジタル変調信号に同期してい
るか否かを示す同期検出信号を発生する搬送波再生回路
を備えていて前記周波数変換回路で周波数変換された前
記ディジタル変調信号を復調する復調回路と、を備える回路における前記復調回路に入力される周波数
変換されたディジタル変調信号を周波数的に安定化させ
るように前記電圧制御発振器を制御するためのAFC回路
において、分周器と、前記分周器の出力を一定期間計数するカウンタと、前記ディジタル変調信号と再生搬送波のうち一方の分周
出力がカウンタに導かれるように択一選択するスイッチ
と、前記カウンタの計数値と前記搬送波再生回路からの前記
同期検出信号を入力するとともに、前記スイッチの制御
信号及びカウンタの制御信号と、前記電圧制御発振器の
発振周波数を制御するためのAFC信号とを発生するマイ
クロプロセッサと、前記マイクロプロセッサから出力されたAFC信号をD/A変
換して前記電圧制御発振器に与えるD/A変換器と、から成り、前記マイクロプロセッサは前記同期検出信号
が非同期を示す場合は、ディジタル変調信号を前記スイ
ッチに選択させ、そのディジタル変調信号を計数したカ
ウンタの計数値と所定基準値とを比較して、その差を打
ち消すように電圧制御発振器の周波数を高速スイープさ
せ、前記計数値に基いて同期周波数近傍であることを検
出した場合は再生搬送波を前記スイッチに選択させて低
速スイープさせ、前記同期検出信号が同期を示す場合は
前記電圧制御発振器の周波数スイープを停止させてから
前記再生搬送波をカウンタに計数させて、その計数値と
前記所定基準値とを比較して、その差を打ち消すように
前記電圧制御発振器を制御することを特徴とするAFC回
路。