JPH0834488B2 - Ａｆｃ回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル変調信号を復調するとき復調器
に入力されるディジタル変調信号の中心周波数を安定化
するために使用されるAFC回路に関するものである。

従来の技術 一般にディジタル信号で変調されたディジタル変調信
号を復調する場合、復調回路の復調特性、特にビット誤
り率特性を向上させるためにAFC回路を使用して種々の
周波数変動を抑圧し、復調回路に入力されるディジタル
変調信号の中心周波数を安定化することが一般に行なわ
れている。このようなAFC回路の従来例を第６図に示
す。

同図において、周波数変換回路100は入力BPF（バンド
パスフィルタ）101、ミキサ102、電圧制御発振器（VC
O）103、IF用BPE104、及びIF増幅器105で構成され、こ
のうちBPF101、104及びIF増幅器105はディジタル変調信
号の位相及び振幅特性に影響を与えないように比較的広
帯域な特性をもつように設計されている。

次に、復調回路106は帯域制限用BPF107、位相検波器1
08、搬送波再生回路109で構成され、帯域制限用BPF107
はディジタル変調信号の帯域を制限し、C/Nを改善する
ことで復調特性の向上に寄与する。ディジタル変調信号
の復調は、位相検波器108に周波数変換回路100から入力
されたディジタル変調信号と搬送波再生回路109から入
力された搬送波f_Lを掛け合わせることで復調することが
でき、第６図の例はディジタル変調信号が４相直交変調
信号の例であり、復調信号として、I,Qの直交する２信
号が復調される。搬送波再生回路109は復調されたI,Qの
２信号より搬送波をディジタル変調信号の中心周波数に
同期させ、同期、非同期の判定信号である同期検出信号
110を出力する。

AFC回路111は帯域制限用BPF107を通ったディジタル変
調信号をＡ分周する分周器112、基準周波数信号を出力
する基準発振器113、分周されたディジタル変調信号と
基準周波数信号を位相比較し、基準周波数信号よりもデ
ィジタル変調信号の方が位相が進んでいるときは＋信号
114、逆に位相が遅れているときは−信号115になる誤差
信号を出力する位相比較器116、搬送波再生回路109から
出力される同期検出信号と位相比較器116から出力され
る誤差信号の状態によってD/Aコンバータ117のデータを
変え、それによってAFC電圧を変化させてVCO103を制御
するマイクロプロセッサ118から構成される。

次に、AFC回路の動作について説明する。まず、搬送
波再生回路109の同期検出信号が非同期を示すレベルで
あれば、マイクロプロセッサ118はVCO103を周波数スイ
ープすることで復調回路106に入力されるディジタル変
調信号を周波数スイープし、それによって分周器112の
出力信号を変化させ、位相比較器で基準周波数信号と位
相比較を行なう。VCO103のスイープ途中で搬送波f_Lが同
期すると、搬送波再生回路109の同期検出信号110は同期
を示すレベルとなり、マイクロプロセッサ118はVCO103
のスイープを止め、位相比較器116の２つの誤差信号を
参照し、＋側であればVCO103の発振周波数を下げるよう
に制御し、逆に−側であれば、VCO103の発振周波数を上
げるように制御する。

このようにして、復調回路106に入力されるディジタ
ル変調信号の周波数的安定化を図るようにマイクロプロ
セッサ118はD/Aコンバータ117を介してVCO103を制御す
る。また、搬送波f_Lが同期しているときにVCO103の発振
周波数が頻繁に変更されるのを防ぐため、位相比較器11
6に許容誤差範囲を設定することで、VCO103の発振周波
数の制御頻度を抑え、再生された搬送波の周波数変動を
抑制する。

発明が解決しようとする課題 ところで、上記従来例では、位相比較器116に入力さ
れる分周されたディジタル変調信号は帯域制限用BPF107
を通っているため帯域制限用BPF107の特性に影響され
る。特に、温度変化による位相及び振幅特性の変化によ
りディジタル変調信号は位相変調あるいは振幅変調を受
け、分周されたディジタル変調信号が本来分周されるべ
き周波数よりも高低差が生じ、位相比較器116の誤差信
号に誤りが生じる可能性がある。また、低C/N時におい
て分周器116の出力に分周誤差が生じ、それによって周
波数誤差が生じる。そして、ディジタル変調信号を安定
化させる手段として位相比較器を用いているため基準発
振器113が必要となるばかりでなく、許容誤差範囲を設
けることで位相比較器116の構成が複雑になる。さら
に、ディジタル変調信号のスペクトラムの広がりを圧縮
するためには、最終的に10kHz程度まで分周する必要が
あり、ディジタル変調信号が100MHz以上の周波数である
と、10000分周以上しなければならないため分周器112の
段数が多くなるという欠点がある。しかも、分周された
信号にジッタが生じ、位相比較器116で位相比較を行な
う場合、悪影響を及ぼすという欠点がある。

本発明はこのような問題を解決し、構成が簡単でコス
トダウンが図れるばかりでなく、回路素子の温度特性に
影響されることなく復調回路に入力されるディジタル変
調信号を周波数的に安定させ、再生された搬送波をも安
定化することができるAFC回路を提供することを目的と
する。

課題を解決するための手段 上記の目的を達成するため本発明では、電圧制御発振
器を備え入力されたディジタル変調信号の周波数変換を
行なう周波数変換回路と、 復調用の搬送波を発生するとともに該搬送波を復調出
力によって前記ディジタル変調信号の中心周波数に同期
させ且つ該搬送波が前記ディジタル変調信号に同期して
いるか否かを示す同期検出信号を発生する搬送波再生回
路を備えていて前記周波数変換回路で周波数変換された
前記ディジタル変調信号を復調する復調回路と、 を備える回路における前記復調回路に入力される周波
数変換されたディジタル変調信号を周波数的に安定化さ
せるように前記電圧制御発振器を制御するためのAFC回
路において、 前記同期検出信号に基いて同期判定するマイクロプロ
セッサと、 前記搬送波再生回路より出力される搬送波をｍ分周
（但しｍはｍ≧２）する分周器と、 前記マイクロプロセッサで制御されて、前記分周器に
よりｍ分周された搬送波を一定期間計数し、その計数値
を前記マイクロプロセッサに与えるカウンタと、 前記計数値と前記同期検出信号に基いて前記マイクロ
プロセッサで制御され前記電圧制御発振機の発振周波数
を制御するためのAFC電圧を出力するD/Aコンバータと、 から成り、前記マイクロプロセッサは前記同期検出信
号が非同期を示しているときは前記電圧制御発振器の周
波数をスイープするように前記AFC電圧を変化させ、同
期を示しているときは前記周波数のスイープを行なうAF
C電圧変化を停止するとともに前記分周器によりｍ分周
された搬送波を一定時間計数し、その計数値を所定基準
値と比較して、その差を打ち消すようにAFC電圧の微調
整を行なうようにしている。

作用 このような構成によると、再生搬送波が同期状態にな
いときは、電圧制御発振器の周波数をスイープさせて同
期状態にもたらし、同期状態になると、搬送波再生回路
で再生された搬送波を直接分周し、カウンタにより一定
期間分周された搬送波を計数し、その計数値と同期検出
信号によってマイクロプロセッサでD/Aコンバータを介
して電圧制御発振器を制御することになり、復調回路に
入力されるディジタル変調信号が安定化する。

実施例 以下、本発明の実施例を図面を参照しつつ説明する。
第１図は本実施例のAFC回路の一実施例を示す構成図で
ある。尚、同図において第６図の従来例と同一機能を有
するものについては同一符号を付してある。

本実施例のAFC回路１はマイクロプロセッサ２と、搬
送波再生回路109から出力される搬送波f_Lを分周する
（但しｍはｍ≧２）分周器３と、マイクロプロセッサ２
で制御され分周された搬送波f_Lを一定期間計数するＮビ
ットカウンタ４と、カウンタ４の計数値と搬送波再生回
路109から出力される同期検出信号110によってマイクロ
プロセッサ２で制御され、VCO103の発振信号を制御する
ためのAFC電圧を出力するD/Aコンバータ117で構成され
る。

次に、このAFC回路の動作を第２図を参照して説明す
る。まず、同期検出信号110が非同期を示すレベル（第
２図では“L"レベル）であると、マイクロプロセッサ２
はAFC電圧を変化させ、第２図（イ）に示すような鋸歯
状波を発生するようにD/Aコンバータ117にデータを送出
する。VCO103はAFC電圧により周波数スイープを行な
い、周波数変換回路100に入力されたディジタル変調信
号はVCO103の変化と同様にスイープしながら周波数変換
され、復調回路５に入力される。スイープされているデ
ィジタル変調信号は帯域制限用BPF107を通り、位相検波
器108で搬送波再生回路109から出力されている搬送波f_L
と掛け合わせられることによってＩ、Ｑの２信号が復調
され、その２信号は搬送波再生回路109にフィードバッ
クされ、搬送波f_Lが同期すると、同期検出信号110は同
期を示すレベル（第２図（ロ）では、“H"レベル）とな
り、マイクロプロセッサ２はVCO103の周波数スイープを
止める。

次に、マイクロプロセッサ２は制御信号LE6でＮビッ
トカウンタ４を一定期間動作させ、ｍ分周された搬送波
を計数する。一定期間計数した後、計数値は信号線７を
介してマイクロプロセッサ２に入力される。マイクロプ
ロセッサ２ではマイクロプロセッサ２のプログラム上に
設定された基準値と計数値とを比較し、誤差が生じれば
その誤差分を打ち消すようにD/Aコンバータ117にデータ
を送出してVCO103の発振周波数を変え、復調回路５に入
力されるディジタル変調信号の周波数を微調し、安定化
を図り、ひいては再生された搬送波の安定化を図ってい
る。上記のように本実施例では再生された搬送波f_Lを直
接分周しているため帯域制限用BPf107の温度特性の影響
を受けず、また、分周された信号にはジッタが生じるこ
となく、正確にカウンタで計数できるという特徴があ
る。さらに、本実施例の構成は極めて簡単で、コストダ
ウンを図ることができる。

尚、搬送波再生回路109の同期時にVCO103の発振周波
数が変更される頻度を抑え、再生された搬送波f_Lの周波
数変動を抑制するため、分周された搬送波を計数した値
と基準値を比較するとき許容誤差範囲を超えた誤差分の
み補正するようにすればよい。また、搬送波f_Lを連続的
に繰り返し計数するのでなく、或る時間、例えば、１秒
間隔で計数するようにすれば、より一層VCO103の発振周
波数が変更される頻度が抑制され、復調回路５に入力さ
れるディジタル変調信号の周波数がより安定化される。
このような許容誤差範囲を設けても、マイクロプロセッ
サ２上のプログラムで対応できるため回路上何ら影響を
及ぼすことはない。

ここで、実際の数値を用いて設計方法を説明する。復
調回路５に入力されるディジタル変調信号の中心周波数
を140MHzとすると、再生された搬送波f_Lも140MHzとな
る。この搬送波f_Lの同期範囲はC/Nを劣化させないよう
にするため通常狭く設定されて、例えば、＋／−1MHzと
する。分周器３の分周比を1/40とし、カウンタ４の動作
時間を2m秒とすると、カウンタの計数は7000カウントと
なり、搬送波f_Lをカウントできる分解能は20kHzとな
る。7000カウントを２進数で表わすと1101101011000Bと
なり、13ビットとなる。ところで、搬送波f_Lの同期範囲
は＋／−1MHzであるためカウンタとして＋／−50カウン
ト（＝＋／−110010B）の範囲を捕捉することができれ
ばよいため、カウンタとしては８ビットでよいことにな
る。従って、カウンタを選択する場合、上記の例であれ
ば８〜13ビットのカウンタを選ぶ自由度がある。カウン
タを12ビットとし、マイクロプロセッサ２への入力は下
位８ビットを入力するという方法も可能である。また、
カウンタの動作時間を適切に選べは７ビットのカウンタ
でもよい。上記のように、搬送波f_Lの同期範囲を考慮
し、分周器の分周比、カウンタの動作時間を適切に選べ
は、AFC回路を極めて簡単に構成することができる。

第２図でVCO103をスイープするAFC電圧の繰り返し波
形を鋸歯状波としたが、三角波、正弦波など鋸歯状波に
限らず、VCO103を円滑に周波数スイープすることができ
る波形であればよい。また、同期検出信号の同期、非同
期を示すレベルは第２図の例と逆のレベルになってもプ
ログラム上で対応できるため問題はない。

第３図はカウンタの計数値をマイクロプロセッサに入
力する他の実施例を示す構成図である。カウンタ４の計
数値は上記の例であれば、最小でも７ビットの信号線７
が必要となるためマイクロプロセッサ８に入力端子の余
裕がない場合、マイクロプロセッサ８はカウンタ４の計
数が終わったとき、制御信号LK9でシフトレジスタ10を
制御し、カウンタ４の出力を信号線７を介してシフトレ
ジスタ10に入力し、マイクロプロセッサ８からシフトレ
ジスタ10に対し、クロックCKを出力し、データ12を入力
する。これによりマイクロプロセッサ８の入力端子を節
約することができる。

第４図は復調回路の他の実施例を示す構成図である。
この復調回路13は第１図の帯域制限用BPF107を復調され
たベースバンド信号の帯域制限用LPF14、15に置き換え
た例である。この場合、従来例ではディジタル変調信号
の帯域制限がなされていないためスペクトラムが広が
り、分周された信号のジッタが大きくなり、また、ノイ
ズが付加されると、さらにAFC回路が誤動作する可能性
があるが、この実施例で再生された搬送波を利用してい
るため、全く影響がない。

第５図は本発明の他の実施例を示す構成図である。デ
ィジタル変調信号のC/Nがよいときは第２図で示した鋸
歯状波のスイープ速度が早くても搬送波再生回路109の
搬送波f_Lは同期するが、C/Nが低くなると、鋸歯状波の
スイープ速度を遅くしないと搬送波f_Lは同期しない。こ
のため、通常はディジタル変調信号のC/Nが低下した場
合を想定し、スイープ速度を遅くしている。そこで、AF
C回路16にC/N検出回路17を設け、周波数変換回路100の
入力よりディジタル変調信号をC/N検出回路17に入力
し、ディジタル変調信号のC/Nを検出し、その結果を数
ビットのディジタル信号でマイクロプロセッサ18に入力
する。マイクロプロセッサ18ではC/N検出回路17の出力
からC/Nのレベルを判定し、それに対応する鋸歯状波の
スイープ速度を設定し、VCO103を制御する。鋸波状波の
スイープ速度を固定しておく場合に比べ、C/Nがよい場
合は搬送波が早く同期する。C/N検出回路17の接続する
位置は周波数変換回路100の入力に限らず、出力側ある
いは復調回路５の帯域制限用BPF107の出力であってもよ
い。

上記説明で、ディジタル変調信号は従来例と同様に４
相直交変調信号と仮定したが、本発明のAFC回路は搬送
波を再生する復調回路であれば、あらゆるディジタル変
調信号に利用できることはいうまでもない。

発明の効果 以上説明した通り、本発明によれば、搬送波の同期時
には電圧制御発振器を微調するため、使用する回路素子
の温度特性に影響されず、分周した信号にはジッタが生
じないため安定に動作し、また構成が極めて簡単になり
コストダウンが図れるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図であり、第２図
はそれを説明するためのAFC電圧の例を示す図、第３図
はカウンタの計数値をマイクロプロセッサに入力する部
分についての他の構成例を示す図、第４図は復調回部分
についての他の構成例を示す図、そして第５図は本発明
の他の実施例を示す構成図である。第６図は従来例を示
す構成図である。 １、16…AFC回路、２、８、18…マイクロプロセッサ、
３…分周器、４…カウンタ、５、13…復調回路、10…シ
フトレジスタ、14、15…LPF、17…C/N検出回路、100…
周波数変換回路、103…電圧制御発振器、107…BPF、108
…位相検波器、109…搬送波再生回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】電圧制御発振器を備え入力されたディジタ
   ル変調信号の周波数変換を行なう周波数変換回路と、 復調用の搬送波を発生するとともに該搬送波を復調出力
   によって前記ディジタル変調信号の中心周波数に同期さ
   せ且つ該搬送波が前記ディジタル変調信号に同期してい
   るか否かを示す同期検出信号を発生する搬送波再生回路
   を備えていて前記周波数変換回路で周波数変換された前
   記ディジタル変調信号を復調する復調回路と、 を備える回路における前記復調回路に入力される周波数
   変換されたディジタル変調信号を周波数的に安定化させ
   るように前記電圧制御発振器を制御するためのAFC回路
   において、 前記同期検出信号に基いて同期判定するマイクロプロセ
   ッサと、 前記搬送波再生回路より出力される搬送波をｍ分周（但
   しｍはｍ≧２）する分周器と、 前記マイクロプロセッサで制御されて、前記分周器によ
   りｍ分周された搬送波を一定期間計数し、その計数値を
   前記マイクロプロセッサに与えるカウンタと、 前記計数値と前記同期検出信号に基いて前記マイクロプ
   ロセッサで制御され前記電圧制御発振器の発振周波数を
   制御するためのAFC電圧を出力するD/Aコンバータと、 から成り、前記マイクロプロセッサは前記同期検出信号
   が非同期を示しているときは前記電圧制御発振器の周波
   数をスイープするように前記AFC電圧を変化させ、同期
   を示しているときは前記周波数のスイープを行なうAFC
   電圧変化を停止するとともに前記分周器によりｍ分周さ
   れた搬送波を一定時間計数し、その計数値を所定基準値
   と比較して、その差を打ち消すようにAFC電圧の微調整
   を行なうことを特徴とするAFC回路。