JPH03245565A - インテリジェントパワー半導体装置の製造方法 - Google Patents

インテリジェントパワー半導体装置の製造方法

Info

Publication number
JPH03245565A
JPH03245565A JP2042859A JP4285990A JPH03245565A JP H03245565 A JPH03245565 A JP H03245565A JP 2042859 A JP2042859 A JP 2042859A JP 4285990 A JP4285990 A JP 4285990A JP H03245565 A JPH03245565 A JP H03245565A
Authority
JP
Japan
Prior art keywords
transistor
forming
small signal
region
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2042859A
Other languages
English (en)
Other versions
JP2572658B2 (ja
Inventor
Takeshi Ishiguro
石黒　毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP2042859A priority Critical patent/JP2572658B2/ja
Priority to DE69126470T priority patent/DE69126470T2/de
Priority to EP91301443A priority patent/EP0453070B1/en
Publication of JPH03245565A publication Critical patent/JPH03245565A/ja
Application granted granted Critical
Publication of JP2572658B2 publication Critical patent/JP2572658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/835—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising LDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8314—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having gate insulating layers with different properties

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、インテリジェントパワー半導体装置の製造方
法に間し、特に電力用トランジスタと小信号用トランジ
スタを共通の半導体基板上に併せ形成した半導体装置に
於いて、各トランジスタのしきい値電圧をばらつきを生
じさせることなく適確に設定しかつ電力用トランジスタ
と小信号用トランジスタのゲート絶縁膜の厚さを個別に
制御することが可能な製造技術に間する。
（従来の技術） 最近、共通の半導体基板上に電力用トランジスタおよび
論理回路用等の小信号用トランジスタを併せ形成したイ
ンテリジェントパワー半導体装置が実用化されている。
このようなインテリジェントパワー半導体装置に於いて
は、電力用トランジスタおよび小信号用トランジスタの
各々が各トランジスタの動作に最も適した品質および性
能などを有することか要求される。例えば、小信号用ト
ランジスタのしきい値電圧は例えば論理回路を構成する
のに最も適した値で＾る必要がありかつその値のばらつ
きの少ないことが必要である。
従来、インテリジェントパワー半導体装ｌの製造プロセ
スは、小信号用トランジスタがＣＭＯＳ構成となってお
りかつ電力用トランジスタがＬＤＭＯ３（横方向拡散Ｍ
Ｏ３）構造を有するものとすれば、例えば次のような工
程によって行われていた。
（１）例えばＰ型の半導体基板上にＮ型のエピタキシャ
ル層を形成する。
＜２＞ＣＭＯＳロジックを構成するなめＰ型ウェルを形
成する。
（３）電力用トランジスタおよび小信号用トランジスタ
双方のゲート酸化膜を形成する。
（４）ＣＭＯＳ）ランジスタの各チャネル部にしきい値
電圧Ｖ１Ｈを調節するための不純物の注入を行う。
（５）前記ゲート酸化膜上に多結晶シリコンのゲートを
フォトエツチングによって形成する。
（６）を力用トランジスタのチャネル領域を形成するた
め例えばＰ型のタブ領域またはＰＨＶｊｉ域を例えば拡
散によって形成する。
（７〉各トランジスタのソース領域およびドしイン領域
を形成する。
（８）層間絶縁膜、金属配線および不活性化処理等を行
う。
（発明が解決しようとする課肪） ところが、上述のような製造方法に於いては、ＣＭＯ３
型小信最小信号用トランジスタい値電圧を調整するため
チャネルに不純物の注入を行うプロセス（４）の後に電
力用トランジスタのＰＨＶ領域を形成するための高温拡
散を行うため、小信号用トランジスタのしきい値電圧、
特にボロンなどを注入して先に調整したＰチャネルのト
ランジスタのしきい値電圧が後のプロセスの影響を受け
て変動するという不都合があった。
このような不都合を除去するため、例えば先に述べたプ
ロセスに於いてゲート用酸化膜を形成した後、電力用ト
ランジスタのＰＨＶ領域を形成し、さらにその後にＭＯ
Ｓトランジスタのしきい値電圧の調整を行うためチャネ
ル注入を行うことか考えられる。
しかしながら、この方法では多結晶シリコンなどのゲー
ト電極を形成した後にこのゲート電極を通してイオン打
ち込みを行いしきい値電圧の調節を行う必要がある。こ
のため、この方法ではゲート電極を構成する多結晶シリ
コン層の厚みがばらつくとチャネルに注入される不純物
の分布の深さが変動しその結果しきい値電圧がばらつく
という不都合かあった。
さらに、これらの方法に於いては電力用トランジスタお
よび小信号用トランジスタのゲート絶縁膜を一度に形成
するから、ゲート絶縁膜の厚さを各トランジスタの特性
に合わせて最適なものに調整することができないという
不都合もあった。
本発明の目的は、前述の従来例の製造方法に於ける問題
点に鑑み、共通の基板上に電力用トランジスタおよび小
信号用トランジスタを併せ形成したインテリジェントパ
ワー半導体装置の製造方法に於いて、各トランジスタの
しきい値電圧が他の工程の影響を受けて変動することを
防止するとともに該しきい値のばらつきを抑制すること
にある。
本発明の他の目的は、前記インテリジェントパワー半導
体装置の製造方法に於いて、電力用トランジスタおよび
小信号用トランジスタのそれぞれに最も適した厚みのゲ
ート絶縁膜を各々個別に制御形成できるようにすること
にある。
（課題を解決するための手段） 本発明に係わるインテリジェントパワー半導体装置の製
造方法は、半導体基板上に素子形成用領域を形成する工
程、電力用トランジスタのためのゲート絶縁膜を形成す
る工程、前記ゲート絶縁膜上に電力用トランジスタのた
めのゲート電極用導電層を形成する工程、電力用トラン
ジスタのタブ領域を形成する工程、小信号用トランジス
タのためのゲート絶縁膜を形成する工程、前記小信号用
トランジスタのチャネル領域にしきい値電圧を調整する
ための不純物を導入する工程、前記小信号用トランジス
タのためのゲート電極用導電層を形成する工程、そして
前記各トランジスタのためのソース電極およびドレイン
電極を形成する工程を順次行うことを特徴とする。
また、前記素子形成用ｆｊｉ域を形成する工程は、例え
ば、第１の導電型の半導体基板上に第２の導電型のエピ
タキシャル層を形成する工程と、前記電力用トランジス
タを形成する領域および前記小信号用トランジスタを形
成する領域の間を分離するための第１の導電型のアイソ
レーション領域をエピタキシャル層に形成する工程と、
前記小信号用トランジスタのための第１の導電型のウェ
ル領域を形成する工程とを備えることができる。
（作用） 上述の製造方法に於いては、電力用トランジスタのタブ
領域を形成した後に前記小信号用トランジスタのチャネ
ル領域にしきい値電圧を調整するための不純物を導入す
る工程が続くから、電力用トランジスタのタブ領域を形
成する工程によって小信号用トランジスタのしきい値電
圧が影響を受けることがなくなる。また、小信号用トラ
ンジスタのチャネル領域にしきい値電圧を調整するため
ジ）不純物を導入する工程の後にこの小信号用トランジ
スタのためのゲート＄極用導電層を形成する工程が行わ
れるから、しきい値電圧の調整のためのチャネル注入の
際にゲート電極用導電層を介して注入を行う必要がなく
なり、したが−って、しきい１ｉ！電圧かゲート電極用
導電層の厚みその他によってばらつくことかなくなる。
さらに、電力用トランジスタのゲート絶縁膜を形成する
工程と小信号用トランジスタのためのゲート絶縁膜を形
成する工程が別々に行われるから、電力用および小信号
用の各トランジスタの各々に最適な厚みのゲート絶縁膜
を得ることが可能となる。
また、前記小信号用トランジスタをＣＭＯ３構成とする
場合には、前述のようにあらかじめ第１の導電型の半導
体基板上に第２の導電型のエピタキシャル層を形成し、
このエピタキシャル層に第１の導電型のアイソレーショ
ン領域を形成することにより電力用トランジスタを形成
する領域と小信号用トランジスタを形成する領域とを適
確に分離することができる。そして、このように分離さ
れた小信号用トランジスタを形成する領域にあらかじめ
第１の導電型のウェル領域を形成しておくことにより０
ＭＯ３構成のロジック回路等を電力用トランジスタと同
一半導体基板上に適確に形成することが可能となる。
（実施例） 以下、図面により本発明の詳細な説明する。
第１図から第１２図までは、本発明の１実施例に係わる
インテリジェントパワー半導体装置の製造方法の各段階
に於ける状態を断面図形式で示している。このようなプ
ロセスによって製造されるインテリジェントパワー半導
体装置は、小信号用回路部分にＣＭＯ３構造を有し、電
力用トランジスタ回路部分はいわゆるＬＤＭＯ３構造を
有するものとなっている。
このような半導体装置の製造プロセスに於いて、まず第
１図に示されるように、例えばＰ型の半導体基板１上に
周知のエピタキシャル成長技術によって例えばＮ−型の
エピタキシャル領域３を形成する。そして、このエピタ
キシャル領域３上に２酸化けい素（Ｓ　ｉ　０２　）め
マスク層５を形成しこのマスク層５のアイソレーション
領域に対応する部分７をエツチングにより除去する。そ
して、このようなマスク層５を用いて例えば３臭化硼素
ＢＢ　ｒ　３を各エピタキシャル層３から基板１に到達
するまで拡散を行い、例えばＰ十型のアイソレーション
領域９を形成する。このアイソレーション領域９は小信
号用トランジスタが形成される領域と電力用トランジス
タか形成する領域等とを分離するものである。
次に、第２図に示すように、小信号用回路領域に開口を
有する２酸化けい素等のマスク層１１を形成し、このマ
スク層１１の開口１３から例えばボロン（Ｂ）を拡散等
によってドープすることによりＰ−型ウェル１５を形成
する。
次に、第３図に示すように、各トランジスタなどの間を
分離するための厚いフィールド分離用酸化膜１７を形成
する。このフィールド酸化膜１７は例えば２酸化けい素
（Ｓ　ｉ　Ｏ２＞によって形成される。
次に、第４図に示すように、電力用トランジスタのゲー
ト絶縁膜となるゲート酸１ヒ膜１９を基板全面に所望の
厚さに形成ｊ７た後、ゲート電極用の多結晶シリコン層
２１を被着する。そして、この多結晶シリコン層２１の
抵抗を下げるために例えば゛オキシ塩化リン（ＰＯＣｌ
２）をドーピングする。
次に、第５図に示すように、多結晶シリコン層２１をエ
ツチングして電力用トランジスタのゲート電極２３を形
成する。さらに、電力用トランジスタのタブ領域に対応
する開口を有するレジスト層２５を介してボロン（Ｂ＋
）を注入する。なお、第５図に於いて、電力用トランジ
スタのゲート電極２３が２個示されているが、これは電
力用トランジスタのゲート電極が本実施例に於いては例
えばリング状になっており実際には両者は繋がっている
。
次に、上述のようにして注入されたボロンを拡散し第６
図に示すようなＰ−型タブ領域すなわちＰＨＶ領域２７
を形成する。なお、この拡散の際にゲート＄極２３等の
シリコンと拡散時の雰囲気中の窒素とが反応して窒化物
ができるおそれかあるため実際には酸素を雰囲気中に添
加する。このため、２酸化けい素（Ｓ　ｉＯ２＞の酸化
１Ｉ２９かゲート電［ｉ２３２３上形成される。
次に第７図に示すように基板表面の酸化膜（Ｓ　ｉ　Ｏ
２）を除去する。
次に、第８図に示すように、基板表面を酸化して小信号
用トランジスタのゲート絶縁膜となるゲート酸化Ｉｌｌ
！３１を所望の厚さに形成する。そして、小信号用トラ
ンジスタのしきい値電圧■■Ｈを調整するため、各トラ
ンジスタのチャネル部分に不純物の注入を行う。すなわ
ち、Ｐ−型ウェル１５上に形成されるＮチャネルトラン
ジスタのチャネル部分には例えばリン（Ｐ）が注入され
、Ｎ−型エピタキシャル１１１３上に形成されるＰチャ
ネルトランジスタのチャネル領域には例えばボロン（Ｂ
）が注入されてしきい値の調整が行われる。
次に、第９図に示すように小信号用トランジスタのゲー
ト電極を形成するため、酸化ｌ１１３１の上に多結晶シ
リコン層３３を被着しかつこの多結晶シリコン層３３の
抵抗を下げるために例えばＮ＋型不純物であるオキレ塩
化リンをドーピングする。
さらに、第１０図に示すように、ドーピングされた多結
晶シリコン層３３をバターニングして小信号用トランジ
スタのゲート電［ｉ３５および３７を形成する。そして
、このようにして形成されたゲート電極３５．３７など
を保護するため多結晶シリコン層の表面を酸化して酸化
膜３９を形成する。
次に、第１１図に示すように、ソースおよびドレイン電
極を形成するために各部に注入を行う。
すなわち、小信号用回路領域に於いてはＰ−ウェル１５
にＮ＋型のトレイン領域４１、ソース領域４３が形成さ
れ、かつＰチャネルトランジスタを構成するなめゲート
電極３７の両側のＮ−エピタキシャル層３にはＰ＋型ド
レイン領域４５およびソース領域４７が形成される。ま
た電力用回路領域にはリング状にトレイン電極を構成す
るＮ＋拡散領域４つか形成され、かつＮ十型のソース領
域５１かゲート電極２３のリング形状部の内側に形成さ
れる。さらに、Ｎ土型ソース領域５１の中央部にＰ＋型
領域５３か形成される。このＰ＋型領域５３はＰ−型タ
ブ２７を後にソース領域５１と接続するなめに使用され
る。
以上のようにして電力用トランジスタおよび小信号用ト
ランジスタの主要部が完成する。その後は、第１２図に
示されるように、基板全面に眉間絶縁膜を被着しこの層
間絶縁膜のコンタクトホール部分をエツチングする。そ
して、アルミニウム等による配線層を形成しかつ表面を
２酸化けい素（Ｓ　１０２　）等によって被覆して不活
性化処理を行う。
なお、上述の説明に使用した各図は説明のためのらので
あり、各部の寸法、形状および寸法比等は実際の装置の
ものと興なることがあり得る。
第１３図（ａ）および（ｂ）は、本発明の１実施例に係
わる方法によって製造したインテリジェントパワー半導
体装置のしきい値電圧とチャネル注入不純物のドーズ量
との関係を示す、第１３図＜ａ）は、ＰチャネルＭＯＳ
トランジスタのしきい値電圧ＶＴＲとドーズ量との関係
を示し、第１３図（ｂ）はＮチャネルトランジスタのし
きい値電圧ＶＴＮとドーズ量との関係を示す。こｔしら
のグラフに示されるように、本発明に１系わる方法によ
り製造した半導体装１の各しきい値電圧ＶＴＰおよびＶ
ＴＮは、はぼチャネルのドーズ量によって変化しており
、その他の要因、例えば他のプロセスの影響あるいはゲ
ート＄極用多結晶シロ３フ（発明の効果） 以上のように本発明によれば、電力用トランジスタと小
信号用トランジスタとを共通の半導体基板上に集積した
場合にも、各プロセスの影響によってトランジスタの特
性、例えばしきい値電圧か悪影響を受けることかなく、
チャネル注入によって適切に制御することかできる。ま
た、しきい値電圧がゲート導電層の厚さなどによって影
響を受けることかないため、ウェハー間のしきい値電圧
のばらつきが極めて少なくなり、しきい値電圧等を高精
度で制御する二とができる。また、ゲート酸化膜の厚さ
を電力用トランジスタおよび小信号用トランジスタそれ
ぞれに通りだ値に別々に制御することか可能となり、高
性能のインテリジェントパワー半導体装置を製造するこ
とか可能となる。
【図面の簡単な説明】
第１図から第１２図まではそれぞれ、本発明の１実施例
に係わるインテリジェントパワー半導体装置の製造方法
に於ける各工程を説明するための部分的断面図、そして 第１３図（ａ）および（ｂ）は、本発明に係わる製造方
法によって製造したインテリジェントパワー半導体装置
に於けるＰチャネルおよびＮチャネルトランジスタのし
きい値電圧とドーズ量との関係を示すグラフである。 １：Ｐ型基板、　３：Ｎ−型エピタキシャル層、５、１
１：マスク層、　７，１３：開口、９：アイソレーショ
ン領域、 １５：Ｐ−型ウェル、 １７：フィールド酸化膜、 １９：ゲート酸化膜、　２１：ゲート用導電層、２３：
ゲート電極、　　２５ニレジスト層、２７：ＰＨＶ領域
、　２９：酸化膜、 ３１：ゲート酸化膜、　　３３：ゲート導電層、３５．
３７：ゲート電極、　３９：酸化膜、４１　４３；Ｎ＋
型型数散層 ４５．４７：Ｐ＋型拡散層、 ４９：Ｎ十型ドレイン拡散層、 ５１：Ｎ十型ソース拡散層、 ５３：Ｐ＋型拡散１層。

Claims (1)

  1. 【特許請求の範囲】 １、共通の半導体基板上に電力用トランジスタおよび小
    信号用トランジスタを併せ形成したインテリジェントパ
    ワー半導体装置の製造方法であって、 半導体基板上に素子形成用領域を形成する 工程、 前記電力用トランジスタのためのゲート絶 縁膜を形成する工程、 前記ゲート絶縁膜上に前記電力用トランジ スタのためのゲート電極用導電層を形成する工程、前記
    電力用トランジスタのタブ領域を形成 する工程、 前記小信号用トランジスタのためのゲート 絶縁膜を形成する工程、 前記小信号用トランジスタのチャネル領域 にしきい値電圧を調整するための不純物を導入する工程
    、 前記小信号用トランジスタのためのゲート 電極用導電層を形成する工程、および 前記各トランジスタのためのソース電極お よびドレイン電極を形成する工程、 を具備することを特徴とするインテリジェ ントパワー半導体装置の製造方法。 ２、共通の半導体基板上に電力用トランジスタおよび小
    信号用トランジスタを併せ形成したインテリジェントパ
    ワー半導体装置の製造方法であって、 第１の導電型の半導体基板上に第２の導電 型のエピタキシャル層を形成する工程、 前記電力用トランジスタを形成する領域と 前記小信号用トランジスタを形成する領域とを分離する
    ための第１の導電型のアイソレーション領域を前記エピ
    タキシャル層に形成する工程、前記小信号用トランジス
    タのための第１の 導電型のウェル領域を形成する工程、 前記電力用トランジスタのためのゲート絶 縁膜を形成する工程、 前記ゲート絶縁膜上に前記電力用トランジ スタのためのゲート電極用導電層を形成する工程、前記
    電力用トランジスタの第１の導電型の タブ領域を形成する工程、 前記小信号用トランジスタのためのゲート 絶縁膜を形成する工程、 前記小信号用トランジスタのチャネル領域 にしきい値電圧を調整するための不純物を導入する工程
    、 前記小信号用トランジスタのためのゲート 電極用導電層を形成する工程、および 前記各トランジスタのためのソース電極お よびドレイン電極を形成する工程、 を具備することを特徴とするインテリジェ ントパワー半導体装置の製造方法。
JP2042859A 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法 Expired - Lifetime JP2572658B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2042859A JP2572658B2 (ja) 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法
DE69126470T DE69126470T2 (de) 1990-02-23 1991-02-22 Verfahren zur Herstellung eines intelligenten Leistungshalbleiterbauelements
EP91301443A EP0453070B1 (en) 1990-02-23 1991-02-22 Method of manufacturing an intelligent power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042859A JP2572658B2 (ja) 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03245565A true JPH03245565A (ja) 1991-11-01
JP2572658B2 JP2572658B2 (ja) 1997-01-16

Family

ID=12647757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042859A Expired - Lifetime JP2572658B2 (ja) 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法

Country Status (3)

Country Link
EP (1) EP0453070B1 (ja)
JP (1) JP2572658B2 (ja)
DE (1) DE69126470T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033315A1 (en) * 1996-03-06 1997-09-12 Philips Electronics N.V. Method of manufacturing a pic (power integrated circuit) device, and a pic device manufactured by such a method
SE518797C2 (sv) * 2000-07-19 2002-11-19 Ericsson Telefon Ab L M Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196576A (ja) * 1985-02-26 1986-08-30 Nissan Motor Co Ltd 半導体装置
JPS62102556A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652792B2 (ja) * 1985-02-26 1994-07-06 日産自動車株式会社 半導体装置
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置
DE3856174T2 (de) * 1987-10-27 1998-09-03 Nippon Electric Co Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196576A (ja) * 1985-02-26 1986-08-30 Nissan Motor Co Ltd 半導体装置
JPS62102556A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
EP0453070B1 (en) 1997-06-11
DE69126470T2 (de) 1998-01-02
DE69126470D1 (de) 1997-07-17
EP0453070A2 (en) 1991-10-23
EP0453070A3 (en) 1992-03-11
JP2572658B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
US5573963A (en) Method of forming self-aligned twin tub CMOS devices
US4422885A (en) Polysilicon-doped-first CMOS process
EP0183623B1 (en) Precision high-value mos capacitors
US5047356A (en) High speed silicon-on-insulator device and process of fabricating same
US4488348A (en) Method for making a self-aligned vertically stacked gate MOS device
JPH02112273A (ja) Ｃｍｏｓ集積回路及びその製造方法
JPH09102550A (ja) Ｌｄｄ ｃｍｏｓ形成方法
JP2596117B2 (ja) 半導体集積回路の製造方法
US4481705A (en) Process for doping field isolation regions in CMOS integrated circuits
JPH03245565A (ja) インテリジェントパワー半導体装置の製造方法
JPS5828734B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH023270A (ja) Ｈｃｔ半導体装置の製造方法
JPS63302562A (ja) Ｍｏｓ型半導体装置の製造方法
JP2953915B2 (ja) 半導体集積回路装置及びその製造方法
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
JPH01220467A (ja) 半導体集積回路装置
KR940000986B1 (ko) 스택형 cmos 제조방법
JPS6097662A (ja) 半導体装置の製造方法
JPH03101251A (ja) 半導体装置の製造方法
JPH09289324A (ja) 半導体装置の製造方法
JPH03227055A (ja) 半導体装置の製造方法
JPH06349942A (ja) 半導体装置の製造方法
JPH09289246A (ja) 半導体装置の製造方法
JPH01181556A (ja) 半導体集積回路装置
JPS62165364A (ja) 半導体装置