JPH0324610A - スイツチ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、キーボードにおけるキーなどのスイッチを走
査してその操作状態を検出するためのスイッチ走査装置
に関する． 従来の技術 第８図は典型的な従来例の入力装置１の構成口を示す回
路図である．このような入力装置１は、キーボード２や
ＤＩＲスイッチなどのスイッチＳ１．Ｓ２，Ｓ３，Ｓ４
を備える入力部２を備え、各スイッチＳｌ〜Ｓ４の一方
端子は共通に接地され、他方端子は出力ラインｌ　１，
Ｚ　２，１　３．１４にそれぞれ接続される．出力ライ
ンｌ１〜１４にはそれぞれプルアップ抵抗Ｒｌ　，　Ｒ
２，Ｒ３Ｒ４およびコンデンサ（：’．　ｌ　，　Ｃ　
２　，　Ｃ　３　，　Ｃ　４を含む積分器がそれぞれ涸
別に接続される。また各出力ライン１１〜ｌ４は波形整
形回路３に接続され波形整形された侠、データとして読
取装１　１　０に出力される． 入力装Ｗｌ１では、各スイッチＳｌ−８４の操作状態は
出力ライン！１〜Ｉ４がハイレベルであるか、それとも
接地レベルであるかに対応し、このようなレベル変化が
データとして出力される。

方、このようなスイッチ８１〜Ｓ４の走査のタイミング
は、前記データが入力される読取装［１０の動作によっ
て決定され、したがってスイッチＳ１−３４の操作と操
ｆ１Ｅ状態を読むタイミングとは無関ｆ系である。した
がー）でスイッチＳＬ−５４の操作に起因するチヤタリ
ングに伴うノイズを除去するた約に、前記抵抗Ｒ１〜Ｒ
４およびコンデンサＣ１〜Ｃ４をそれぞれ積分器として
用いるようにしている． このためこのような従来例では、スイッチ８１〜Ｓ・１
の個数が増大するに−）れて出力ラインｌ１〜ｌ４の数
が増大して配線がＷｍになるとともに、配線長が長くな
り、ノイズや浮遊容量の影響が大きくなってしまう．ま
た抵抗やコンデンサから成る積分器０ようなチャタリン
グ除去回路をｔｌ！設する必要があるなどの欠点を有し
ている．第９１２５は第２の従来例の入力装置４を示す
ブロック図である．入力装置４は、行列状に組み合わさ
れる走査ライン５ａ，５ｂ，５ｃと信号ラインｔ：＋　
ａ　，　６　ｂ　，　６　ｃとを備え、これらの交錯点
毎に丼走査ライン５と信号ライン６とを導通／遮断する
スイッチ７を構成してスイッチマトリクス８を形成する
。各走査ライン５ａ〜５（および信号ライン６２−〜６
Ｃは走査回路８に接続され、各走査ライン５ａ〜５（を
順次的にハ・ｆレベルまたはローレベルに切換えろと、
スイッチ７が導通していれば対応する信号ライン６ａ〜
６（はハイレベルまたはローレベルとなる．このレベル
変化を走査回路９で読取り、前回走査時のレベルと比較
して変化があれば読取装１ｆ１０に割込み信号を発生し
，各スイッチ７の操作状態に関するデータを出力する． このような入力装置４で走査されるスイッチの数は、た
とえば数十個程度である。すなわちスイッチ７の数が増
大すると、走査ライン５および信号ライン６が接続され
る走査回路９の入出力端子数がむやみに増大してしまう
ことになる．したがってスイッチ７の数が増大すると、
複数の走査回路９毎にスイッチ７をブロックに区分して
配線する必要があり、各走査回路９に関する配線が複雑
になりかつ配線長が長くなり、上述の従来例で述べた問
題点と同様な問題点をもたらしてしまうことになる． 発明が解決しようとする課題 したがって上記２例の従来例では、走査されるスｆツナ
７の数を増大できず、また横成が複雑に一一）てしまう
という課題がある． ｔ−允明の目的は上述の技術的課題を解消し、簡・Ｐ．
６横戊で走査できるスイッチング手段の数を格段に増大
できるスイッチ走査装置を提供することｒ　．Ｐ，る。

Ｌ１題を解決するための手段 ト耗明は、複数のスイッチング手段がそれぞれｔ列に接
続され、入力されるタイミング信号に基−，Ｓいて各ス
イッチング手段毎の操１％状態を検出し、１桑０：状等
データをシリアルに送出するジリアルデータ発生手段と
、 タイミング信号に基づき、操作状態データを予め定める
ビット数毎のパラレルデータに変換するデータ変換手段
と、 タイミング信号発生手段とを含むことを特徴とするスイ
ッチ走査装置でｊ）る。

作　　用 本発明に従えば、複数のスイッチング手段はシリアルデ
ータ発生手段にそれぞれ並列に接続され、シリアルデー
タ発生手段は入力されるタイミング信号に基づいて各ス
イッチング手段毎の操ｆｔＥ状態を検出し、操作状態デ
ータをシリアルに送出する。

このジリアルな操作状態データはデータ変換手段に入力
され、予め定めるビット数毎のパラレルデータに変換さ
れて出力される。したがー）て藺々のスイッチング手段
をアドレス指定するための専用の配線が不必要となり、
配線数を滅少することができ、接続されるスイッチング
手段の数を増大できる．また前記タイミング信号の周波
数を変化すれば走査速度を変化することができ、このよ
うなスイッチ走査装置が用いられる装置の持性に対応し
て適正な走査時間を設定することができ、利便性が格段
に向上される。

実施例 第ｌ図は本発明の一実施例に従う入力装置１ｌの基本的
構成を示すブロック図である．第１図を参魚して、入力
装ｉｔ１　１は、複数のスイッチＳがそれぞれ並列に接
続された複数のシフトレジスタＳＲを備え、また各スイ
ッチＳの操作状等をデータとして読取る読取装置ｌ２を
備える。シフトレジスタＳＲにはタイミング信号発生回
路１３から発生される２ロツク信号ＣＫと、割込信号Ｔ
ｌとが順次的に入力され、読取装置１２にはタイミング
信号発生回路１３から発生される前記割込信号Ｔ１と割
込信号Ｔ２とがそれぞれ入力される。

また各シフトレジスタＳＲ間にはクロツク信号ＣＫおよ
び割込信号Ｔｌが共通に入力され、またシリアルデータ
ＳＤが相互に転送される．シフトレジスタＳＲから出力
されるシリアルデータＳＤはシリアル／パラレル変換回
路１４にてパラレルデータに変換されて、前記読取装Ｉ
Ｅ１２に入力される．ここで前記シフトレジスタＳＲ、
タイミング信号発生回路ｌ３およびジリアル／パラレル
変換回路１４がスイッチ走査装置であるスイッチ走査回
路１５を構成する。

第２図は入力装置ｌ１の具体的楕或例を示すブロック図
である。第２図を参照して、入力装直１１について説明
する．入力装置１１は、たとえば２５１［１のシフトレ
ジスタＳＲ１．ＳＲ２，・・・７ＳＲ２５（必要な場な
には参照ｒｆＳＲ″Ｃ−総称ずる〉が用いられ、各シフ
トレジスタＳＲＪｉ｝に８個したがって総計２００１１
１のスイッチ３１，Ｓ２，・・・Ｓ２００が接続される
．また第１図に示したシリアル／パラレル変換回路１４
は、シリアル入力８ビットパラレル出力のシフトレジス
タ１４によ′〕て横成される． タイミング信号発生回路１３は、予め定められる夕ロッ
ク信号ＣＫを発生する発振器ｌ６、夕ロック信号ＣＫを
カウントし、２００クロツク毎にパルス状の割込信号Ｔ
１を発生する２００進カウンタ１７、およびクロツク信
号ＣＫをカウントーシ８クロック毎にパルス状の割込信
号Ｔ２を出力する８進カウンタｌ８とを含んで構成され
る．各シフトレジスタＳＲ，１４にはクロツク信号ＣＫ
がシフトクロツクとして共通に入力され、また各シフト
レジスタＳＲの動作状態について各スイッチＳｌ−８２
００の操作状態のラッチ動作と、ラッチされた操ｆ１デ
ータをシフトするシフト動作とを切換えるために、前記
割込信号Ｔｌが反転回路１９を介して反転された信号が
切換信号Ｃ　Ｈとして共通に入力される。またシフトレ
ジスタＳＲ（ｌ−２〜２５）の出力端子ＱＨはシフトレ
ジスタＳ　Ｒ　（　ｉ　　１　）の入力端子Ｓｌに接続
され、シフトレジスタＳＲＩの出力端子Ｑ　Ｈはシフト
レジスタ１４の入力端子Ｓｌに入力される。また前記割
込信号Ｔｌ，Ｔ２が入力され、これに基一〉いてシフト
レジスタ１４かｒＪのパラレルデータＤＯ〜［）７を読
取′〕でスイッチ８１〜Ｓ２００の操作状態を検知する
読取装置１２が設けちれている。

第３図は本実施例の動作を説明するタイｌいチャートで
ある．これらの図面を併せて参照して、本実施例の動作
について説明する。発振器１６からは第３１１Ｍ（３）
に示されるクロツク信号ＣＫが出力され、２００進カウ
ンタｌ７はクロツクイ３号ＣＩくの立下り時に同期して
２００クロツクに対応する周期Ｗ１毎に割込信号Ｔ１を
第３１”！（１）のように出力し、８進カウンタ１８は
クロツク信号Ｃ？の立上り時に同期して８クロックに対
応する周期Ｗ２ｍに第３図（２）で示される割込信号Ｔ
２を出力する． クロツク信号Ｃ　Ｋに基づいて２００進カウンタ１７が
第３図時刻ｔ１で割込信号Ｔ１を発生する。

このとき読取装置１２は、割込信号Ｔ１によー）でスイ
ッチＳｌ−８２００に対する新たな走査か開始されたこ
とを検出する。また割込信号Ｔ１の反転信号である切換
信号ＣＨが、第３Ｉ２ｌの期間〜■３に亘りローレベル
で各ジフトレジスタＳ　Ｒ　１〜ＳＲ２５に共通に入力
され、これにより各シフトレジスタＳ　Ｒ　１　■”　
Ｓ　Ｒ２　５は接続されたスイッチ８１〜Ｓ２００の操
作状態を、たとえば導通状聾であればデータｒｌ，とし
て、また非導通状等，で．ｐ）ればデータ「Ｏ」として
ラッチする． 時刻ｔ２以降、割込信号Ｔ１がローレベルに立下ると切
換信号Ｃ　Ｈはハイレベルとなり、次の割込信号Ｔ１が
発生されるまでの期間、各ジフ［・レジスタＳ　Ｒ　１
〜ＳＲ２５はラッチしたデータをシフトする．したがっ
てシフトレジスタＳＲ１の出力端子Ｑｌ．ｌか？，出力
される操１ｙデータＳ　Ｄはシフ１・レジスタ１４に入
力される． 第４［ｍはシフトレジスタＳ’Ｒの動作を説明するタイ
ムナヤーｌ・である。前記切換Ｌｔ号Ｃｌｌが第４図（
３〉の時刻ｔ１でローレベルに切換わった後、最初のク
ロツク信号ＣＫの立上り時で各スイッチＳの操作状態が
人力端子Ａ．Ｂ．（Ｔ：，Ｄ，Ｆ．，Ｆ，Ｇ　Ｈかちラ
ツチされる．これ以降、予め定められる期間Ｗｌ経過後
の時刻Ｌ３から第４図（ｌ２）に示すように、操作デー
タＳＤがシリアルデータとして出力される， 第５図はシフトレジスタｌ４の横或例を示すブＩ１ツク
ＩＡであり、第６図はシフトレジスタ１４の動ｆｔ”を
説明するタイムチャートである．これらの｛Ａ面を参照
して、シフトレジスタ１４はたとえば本実施例の場きで
は８個のＤ形フリツブフロツブ回路Ｆ０，Ｆｌ，・・・
，Ｆ７によって横成され、操ｆｖデータＳＤはフリツプ
フロッ１回路ＦＯのデータ入力端子Ｄに入力され、以下
、フリツプ７口ツー″回路Ｆｉ（ｉ＝０〜６》の出力端
子Ｑはフリツブフロツブ回路Ｆ　（ｉ＋１＞のデータ入
力端子Ｄに出力される．また各フリツプ７ロツブ回路Ｆ
Ｏ〜Ｆ７に、前記クロツク信号Ｃ　Ｋが共通に人力され
、反転出力端子Ｑからたとえば８ビットのパラレル出力
データＤＯ，Ｉ）ｌ，・・・，Ｄ７が得ちれる９シフト
レジスタ１４にたとえば第６図く１）に示す操作データ
ＳＤが入力される場なについて説明する。このとき操作
データＳＤはクロツク信号Ｃ　Ｋによって同期され、第
６図（３）〜（１０）に示されるように、各パラレルデ
ータＤＯ〜Ｄ７としては操作データＳＤがクロツク信号
Ｃ　Ｋの１周期ずー）ずれたデータが現れることになる
。したがって第２図に示される読取装置１２には、前記
パラレルデータＤＯ〜Ｄ７としてス・ｆツナＳ１〜Ｓ２
００の操作状態を表す２００ビットの操作データＳＤが
、第３図に示す期間周期Ｗ１に亘一）で連続して出力さ
れることになる． 第７図は読取装置ｌ２の読取動作を説明するフローチャ
ートである．第７図ステップａ１では読取装置１２は割
込信号Ｔ１が入力されたか否かを？′ｌｌ　ＦＪｉする
．　ｖＩ１断が否定であれば処理はステップａ２にｆＪ
り、肯定であればステップ２（３に移′）で読取装置ｌ
２はスイッチ８１〜Ｓ２００の走査について、新しい周
期がｒ＃ｌｔｌｔｉされたことを検知する．ステップａ
２では割込信号Ｔ２が入力されたか占かを刊断する。判
断が肯定であれば読取装置１：｛１ンフトレジスタｌ４
からパラレルに入力され・Ｌ８ビットのパラレルデータ
ＤＯ〜Ｄ７が、たとそばシフトレジスタＳ　Ｒ　１がス
イッチ８１〜Ｓ８に関してラッチした操作データに相当
しているこ■を検知し、当該８ビットを読取る．この峡
、処理はステップａ１に戻る。ステツアａ２の判断が占
定であるＪ９，　訃も処理は同様にステップａ１に戻る
。

第３図に示すように、前記周期Ｗ１の間には２５個の割
込信号Ｔ２が発生される。したかー）で前記周期Ｗ１の
間、第７Ｉ７ｌのステップａ１　，にＬ２＝１　４の処
理が操り返され、読取装置１２は各シフトレジスタＳＲ
１，ＳＩＲ２．・・・，ＳＲ．２５唾の操作データＳＤ
を区分して読取ることができる。このようにして読取装
ｆｆｌ２はスイッチＳ】〜８２００の操作状態を検知す
ることができる．以上のように本実施例によれば、シフ
トレジスタＳＲＩ〜ＳＲ２５によってスイッチ８１〜Ｓ
２００の走査を行うようにしたので、走査時間はスイッ
チの涸数×クロツク時間となり、クロック信号ＣＫの周
期を変化するのみで、スイッチ８１〜３２００の走査時
間を変更することができ、このような入力装置１１が用
いられる読取装置１２の処理速度に今わせて最適な走査
時間を設定することができ、利便性が格段に向上される
。

またスイッチ８１〜Ｓ２００に′）いて、操ｆ１に伴う
チヤタリングが発生する場なであっても、当該チャタリ
ングの持続期間を超える長さに前記周期Ｗ１を選ぶこと
によって、前記ナヤタリ〉グによる誤動作を防止できる
。しかも本実施例は第８図を参照して説明した従来例に
Ｉ５ける積分器を用いるチヤタリング除去回路を設ける
必要が解消され、構成を格段に簡略化することができる
。

また接続されるスイッチ数が変化した場合、とりわけ増
大した場ｈであー）でも、配線数の変更は増大分のスイ
ッチと対応するシフト・レジスタＳＲとの接続、および
シフトレジスタＳＲを新規に増設した場なには既存のジ
フトレジスタＳＲとの接続に■かる配線のみでよく、配
線数の変更を可及的に抑制することができ、ｎＩ４成を
簡略化することができる．またこのことからノイズの混
入Ｉ３よび浮遊容量による影響を抑制することができ、
信号の品質を格段に向上することができる．前述の実施
例では、タイミング信号発生回１８　１３を楕成するに
当たって、２００進カウンタ１７および８進カウンタｌ
８を設けたけれども、こｈらは走査されるスイッチの個
数に応じて任意のｎ進カウンタで構成してもよく、また
読取装置１２の処理能力に対応させて８進カウンタ１８
は４進、１６進、３２進カウンタによって構成してもよ
い．発明の効果 以上のように本発明に従えば、シリアルデータ発生手段
は入力されるタイミング信号に基づいて各スイッチング
手段毎のｔ！作状態を検出し、操作状態データをシリア
ルに送出する．このシリアルデータはデータ変換手段に
入力され、予め定めるビット数毎のパラレルデータに変
換して出力される．したがって個々のスイッチング手段
を規定するための専用の配線が不必要となり、配線数を
減少することができる．また前記タイミング信号の周波
数を変化すれば走査速度を変化することができ、このよ
うなスイッチ走査装夏が用いられる電子装置の特性に対
応して適正な走査時間を設定することができ、利便性が
格段に向上される．

【図面の簡単な説明】

第１図は本発明の一実施例に従う入力装置１ｌの基本的
構成を説明するブロック図、第２Ｕ！Ｊは入力装置１１
の横戒例を説明するブロック図、第３図は本実施例の動
作を説明するタイムチャート、第４図はシフトレジスタ
ＳＲの動作を説明するタイムチャート、第５図はシフト
レジスタ１４の構成例を説明するブロック図、第６図は
ジフトレジスタ１４の動作を説明するタイムチャート、
第７図は読取装置１２の動作を説明するフローチャート
、第８図は第１の促來例の横成を示すブロック図、第９
図は第２の従来例の構成を示すブロック図である．

Claims (1)

1. 【特許請求の範囲】 複数のスイッチング手段がそれぞれ並列に接続され、入
   力されるタイミング信号に基づいて各スイッチング手段
   時の操作状態を検出し、操作状態データをシリアルに送
   出するシリアルデータ発生手段と、 タイミング信号に基づき、操作状態データを予め定める
   ビット数毎のパラレルデータに変換するデータ変換手段
   と、 タイミング信号発生手段とを含むことを特徴とするスイ
   ツチ走査装置。