JPH03246780A - データ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 文字等の認識における線素の太さを細めるデータ変換回
路に関し、 不必要な細線化処理をなくしさらに高速に変換を行うデ
ータ変換回路を提供することを目的とし、Ｎビットのデ
ータが加わり、順次、次のレジスタにシフトする複数段
のシフトレジスタと、該シフトレジスタで記憶するデー
タがアドレスとして加わり、あらかじめ格納されている
データを出力するメモリと、該メモリが出力するデータ
を記憶するとともに先に記憶したデータを前記複数段の
シフトレジスタの初段に加わえるＦＩＦＯと、前記メモ
リのアドレスに加わるデータの一部と該メモリ４の出力
とを比較し、前記複数のシフトレジスタとＦＩＦＯとで
シフトするデータが一巡中に変化がないことを検出する
手段とより成るように構成する。

〔産業上の利用分野〕

本発明は文字等の認識装置に係り、さらに詳しくは文字
等の認識における線素の太さを細めるデータ変換回路に
関する。

〔従来の技術］ コンピュータシステムの発展により、画像データを取り
込むとともに、取り込んだ画像データから文字を切り出
し、読み取った書類の文章のそれぞれの文字を認識する
読み取り装置が実用化している。この読み取り装置はた
とえばイメージスキャナ等によって読み取ったドツトデ
ータをあらかじめ定められた領域単位で分割し、その分
割内での文字（枡内文字）とあらかじめ定められた文字
とを比較し、１番似かよった文字を結果として出力して
いる。このあらかじめ定められたデータは一般的には辞
書メモリに格納されており、辞書メモリはたとえば各規
定の文字を特徴化したデータとして記憶している。そし
て認識すべき文字が入力した時、同様にその入力した文
字を特徴化し、前述の辞書メモリに格納されているあら
かじめ定められた特徴データとの距離を求めている。こ
の求めた距離から最も小さい文字を認識結果として出力
している。

前述のような文字の認識装置においては、特徴化したデ
ータを求める為、まず久方文字の線の太さを細め、１ド
ツトの連続により構成される細線化データに変換してい
る。そしてその細線の連続する方向を求め、その求めた
細線の方向から特徴ベクトルを求めている。

このような細線化は従来においては３×３のドツトを切
り出し、その中心ドツトと回りのドツトとの関係から中
心を細める為の白への変換する処理を、ＣＰＵ等により
ドツト単位で行っている。

すなわち１ドツトの細線化を行ゎうため各ドツト（中心
ドツト）のまわりの８ドツトをドツト対応で読み出し、
そのドツトの状態（白や黒）から中心ドツトを決定して
いる。

〔発明が解決しようとする課題〕

前述したように、従来においては細線化を行う処理はＣ
ＰＵがドツト単位で行っている為、その処理に多くの時
間がかかるという問題を有していた。特に単位面積あた
りのドツト数が多く精度よく読むようなシステムにおい
ては、さらに多くの時間を必要とする問題を有していた
。

一方特定の太さの線以下の線であるという限定があるな
らば、前述した細線処理をあらかじめ定められた回数行
えば良いが、例えば文字単位等で認識する場合ではその
太さは文字単位で変化することがあり、不必要な細線化
処理（細線化された後それ以上行っても変化しない）を
実行しなくてはならなかった。この不必要な処理によっ
てさらに多くの時間がかかるという問題を有していた。

本発明は不必要な細線化処理をなくしさらに高速に変換
を行うデータ変換回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

複数段のシフトレジスタ（１〜４）は加わるＮピントの
データを順次次のレジスタにシフトする。

すなわち、Ｎビットのデータがシフトレジスタ１に加わ
りシフトレジスタ１でシフトしたデータがシフトレジス
タ２にさらにシフトレジスタ３、シフトレジスタ４とシ
フトする。

メモリ５は、前記レジスタ１〜４で記憶するデータがア
ドレスとして加わり、あらかじめ格納されているデータ
を出力する。このあらかじめ格納されているデータは例
えば順次入力するＮビットのデータを細線化する変換デ
ータである。

ＦＩＦＯ７は前記メモリ５が出力するデータを記憶する
とともに、先に記憶したデータを前記複数段のシフトレ
ジスタの初段に加える。

検出手段６は前記メモリ５のアドレスに加わるデータの
一部と前記メモリ５の出力とを比較し前記複数のシフト
レジスタ１〜４とＦＩＦＯ７とでシフトするデータが一
巡中に変化ないことを検出する。

〔作　　　用〕

シフトレジスタ１〜４は例えば４段のシフトレジスタで
ある。それぞれのシフトレジスタ１〜４はＮビットの入
力と出力を有するので、このシフトレジスタ１〜４によ
りＮビットの複数段のシフトレジスタを構成している。

例えばこのＮビットは３ビツトであり、また段数は４段
である。この３Ｘ３＋２のシフトするデータはメモリ５
のアドレスに加わる。メモリ５はあらかじめ格納したデ
ータすなわちアドレスに加わわったデータに対応する中
心ドツトの変換データを記憶しており、３×３＋２ドツ
トの中心ドツトを白あるいは黒とするデータを記憶して
いる。メモリ５の出力はＦＩＦＯ７に加わりシフトレジ
スタ１〜４、ＦＩＦＯ７によって変換した一連の画像デ
ータを記憶する。そして一連の画像データが入力終了す
ると、ＦＩＦＯ７より一部データ変換したデータを再度
シフトレジスタ１に順次出力する。多段細線化回路の場
合は、ＦＩＦＯ７へのデータは次段のシフトレジスタｌ
に加わる。

この一連の動作を順次行う時、一連の画像データー中に
おいてメモリ５に加わるデータと出力されるデータとが
変化しているか否かを検出手段６は判断する。この−巡
（一連のデータが変換処理され一巡する）する間、検出
手段６が不一致を検出しないときには変化しないものと
し終了する。

そしてＦＩＦＯ７からデータを出力する。

一連のデータの変換において、検出手段６が不一致を検
出しないときには変換終了であるのでその結果を出力す
るが、−回の無変換処理することによって変換終了を検
出することができ不必要な処理を多く行うことを防止す
る。

〔実　　施　　例〕

以下図面を用いて本発明の詳細な説明する。

第２図は本発明の実施例のシステム構成図である。

イメージスキャナ等によって読み取られた情報は画像デ
ータとして画像メモリ１０に格納される。

この画像メモリ１０はイメージスキャナで読み取る１頁
分の記憶容量を有しており、読み取った情報のそれぞれ
各ドツトを白あるいは黒の２値すなわち０，１のデータ
として記憶する。

画像メモリ１０に格納された画像データはノイズ除去モ
ジュール１１に加わり、読み取り時に発生した雑音を除
去する。例えば、このノイズ除去モジュール１１によっ
て除去されるノイズは文字情報等に無関係な雑音例えば
３×３のマスクで中心を黒、その中心のドツトを囲む８
ドツトが白等の雑音であり、その中心のドツトをノイズ
除去モジュール１１は白とする。このノイズ除去モジュ
ールは文字認識前処理部１２内に設けているがこれに限
るわけでなく、例えば後述する正規化モジュール１６内
に文字単位で格納する時に行ってもよく、またさらには
細線化、線素化の時に行ってもよい。

ノイズ除去モジュール１１によってノイズ除去された画
像情報は行ヒストグラムモジュール１３、列ヒストグラ
ムモジュール１４、さらには読み出し制御モジュール１
５に加わる。行ヒストグラムモジュール１３は読み取っ
た情報、例えば前述したイメージスキャナに・よって読
み取った用紙の内容を各ドツト単位で列方向に投影し、
各ドツト単位の行のドツト数を求めるモジュールである
。すなわち、１ドツトの行（横方向）に対し、その１ド
ツト行にいくつの黒ドツトが存在するかを各１ドツト行
単位で求める処理である。また列ヒストグラム１４は前
述した行ヒストグラムと同様に列方向に対し投影し、そ
の投影した黒ドツトの数を求める処理である。

画像メモリ１０から行方向に順次１ドツト単位で読み出
し、ノイズ除去モジュール１１を介して加わったデータ
（ラスタースキャンと同様のドツトの読み出し）を、行
ヒストグラムモジュール１３は順次界のドツトをカウン
トする（１ドツト行分）。そして、順次行単位で黒のド
ツト数を求める。この黒のドツト数が各行に対応する行
ヒストグラムとなる。また列ヒストグラム１４は１ドツ
ト行内のドツト数に対応してそれぞれカウンタを有し１
行のドツトが順次加わる度に黒ドツトに対応するカウン
タをインクリメントする。前述した動作を１頁分行うこ
とにより行ヒストグラムモジュール１６ならびに列ヒス
トグラムモジュール１４からは、それぞれ行位置ならび
に列位置に対するドツト数を表したいわゆる行ヒストグ
ラム、列ヒストグラムが求められる。そしてその結果は
読み出し制御モジュール１５に加わる。

読み出し制御モジュール１５はそれらの行ヒストグラム
、列ヒストグラムから行の位置ならびに列の位置を順次
求める。例えばこの位置は行ヒストグラムの周期や列ヒ
ストグラムの周期によって得ることができる。

読み出し制御モジュール１５は行ならびに列の位置を求
めるが、この他に以下の処理を行う。画像データ例えば
イメージスキャナから読みとった情報は紙の位置等によ
り傾きを有することがある。

このため、読み出し制御モジュール１５は列ヒストグラ
ムならびに行ヒストグラムが最大値をとるよう、ヒスト
グラムを求める角度を順次変更し、補正角度を求める。

そして前述したノイズ除去モジュール１１から加わる画
像情報を再度入力して、最終的なヒストグラムを求め、
その補正した傾きにより得られた行ヒストグラム（ヒス
トグラムが最大値をとる）がＯから正に変化する点（正
から０でも可）より１周期分その傾きに対応した１行の
データを読み出し、読み出し制御モジュール１５内に設
けられた行バッファに格納する。

読み出し制御モジュール１５はさらにその行バッファに
格納した１行のデータの内、行内における列ヒストグラ
ムを再度求め、列ヒストグラムが０から正に変化する位
置からそのデータを切り出し正規化モジュール１６に出
力する。また変換表作成モジュール１７にも出力する。

この切り出したデータは１文字領域のデータである。

変換表作成モジュール１７は正規化モジュール１６によ
って１文字を正規化するための変換データを求めるモジ
ュールであり、読み出し制御モジュール１５によって切
り出した１文字領域に対し、列方向ならびに行方向に投
影し、黒ドツトが存在する列ならびに行からドツト単位
（行や列単位）で、列ならびに行方向のカウンタをイン
クリメントし、１文字の領域内の最終値までの値を求め
る。

正規化モジュール１６では、この１文字で切り出したド
ツトの行方向並びに列方向の最終値並びに切り出した１
文字の大きさから、その文字が切り出し領域内の全域に
わたって存在する文字に拡大する。例えば６４Ｘ６４ド
ツトの領域を１文字領域とする拡大処理を行う。文字の
列方向並びに行方向の値が変換表作成モジュール１７に
おいて４８（列並びに行とも）ドツトであったならば、
４８ドツトの文字を６４ドツトに変換する処理を行う。

この処理では特定位置の行や列のデータを繰り返して同
じデータとし文字を拡大する。また、縮小の場合には特
定位置の行や列を繰り返し読み出してＯＲ加算し同一行
や同−例として縮小する。

正規化モジュール１６によって１文字領域例えば６４Ｘ
６４ドツト内に１文字が拡大された後は、細線化モジュ
ール１８がその文字を細線化する処理を行う。この細線
化モジュール１８では中心ドツトの上下左右エドット及
び上人の２ドツト目の１ドツト（３Ｘ３＋２）マスクで
細線化処理を行つ。

前述のマスクによってあらかじめ決められたパターンで
あるときに中心ドツトを０とする制御により１回の処理
によって文字を構成するドツトの１ドツト分の回りの細
線化が図れる。このマスクの細線化を順次繰り返すこと
により１ドツトの線による文字とすることができる。

細線化モジュール１８によって得られた例えば６４Ｘ６
４ドツトの細線化文字は線素化モジュール１９に加わり
線素化される。この線素化モジュールでは目的のドツト
すなわち中心ドツトから上下方向の黒ドツトが存在する
場合、左右方向に存在する場合、右上、左下に存在する
場合、さらには左上、右下に存在する場合の合計４種類
の線素によって各ドツトを表す。なお上述の４種類の内
、複数に属する場合には例えば、上下方向、続いて左右
方向等の順に優先化を行い、各ドツト単位でその線素が
どちらの方向で存在するかを求める。

なお中心が０ドツトすなわち白であった場合には線は存
在しないとする。

線素化モジュール１９においては、上下、左右、右上が
り斜め、左上がり斜めの４方向さらには線素が存在しな
い場合の５種類があるので、その状態を各ドツト単位で
３ビツトの値で表し、合計３Ｘ６４Ｘ６４の情報とし、
特徴ベクトルモジュール２０に加える。

特徴ベクトルモジュール２０においては前述した線素化
モジュール１９で得られた線素化情報を、左右上下にそ
れぞれ８ドツト単位で分割し、その分割した領域を下と
右方向に１領域づつ（２×２領域）の合計１６ドツトの
領域を１ベクトルモジユール領域とし、その１ベクトル
モジユール領域内にいくつの上下方向、左右方向、右上
方向、左上方向の４方向の線素が存在するかをカウント
する。１６Ｘ１６ドツトの領域を１ベクトルモジユール
領域として特徴ベクトルを求めるが、この１ベクトルモ
ジユール領域は８ドツト単位で移動させるので行方向な
らびに列方向に対しそれぞれ７領域であり合計７×７の
特徴ベクトルの領域となる。

特徴ベクトル化モジュール２０においては前述したｌ領
域単位でその方向の数を求めているが、この数を求める
場合にはそれぞれ重み付けをし、中心部を高く周辺部を
外にいくにしたがって低くしている。例えばその重み付
けを中心の４×４の領域の各ドツトを重み４、その周り
の２ドツト分の各ドツトを３、さらにその周りの２ドツ
ト分の各下ットを２、さらにその回りの２ドツト分の各
ドツトを１とし、重み付けを行って特徴ベクトルを求め
る。

この特徴ベクトルは特定の認識すべき文字を正規化モジ
ュール１６によってすべて同じ大きさにしているので、
同一文字であるならばほぼ同一の特徴ベクトルを有し、
文字単位でその特徴ベクトルが異なってくる。しかしな
がら非常によく憤たモジュールも存在するので、本発明
の実施例においては演算の処理の高速化さらには認識率
の向上をはかるため、特徴ベクトルの標準パターンを用
いてそれぞれの特徴ベクトル化領域すなわちマス内でク
ラス分けを行い、各マス内でＬクラス（例えばＬ＝２０
）の標準パターンと、加わる未知入力との距離を求める
。すなわち標準パターンの各マス内の特徴ベクトルと特
報ベクトルモジュール２０によって得られたマス内の特
徴ベクトルとの距離をマス単位で求める。その各マスは
クラス分け（クラス１〜クラスし）されており、各マス
内クラスの距離の順位を距離の小さい順に第５番目まで
のクラスを求める。

距離計算モジュール２１はこの距離をクラス辞書２３−
１　（標準パターンをクラス単位で記憶）を用いて演算
する。尚、個別でもその個々の候補文字に対して求める
場合には候補辞書２３−２を用いる（この時にはスイッ
チＳＷは候補辞書２３−２を選択する）。

上位選出＆得点割当モジュール２２では前述の上位５ク
ラスを求めるとともに、各クラスに対応した得点を各マ
ス単位で決定する。すなわち上位選出＆得点割当モジュ
ール２２は距離計算モジュール２１より得られた距離が
らクラス単位で第１〜第５番目の順位の各クラスに対し
与える得点を決定し、各文字の得点を求める。例えば第
１番目の距Ｍ（短い距離）であったときには５点、その
次に４点、３，２．１とクラスに対し得点を与える。こ
れはマス１からマス４９に対応してそれぞれ設けられる
。上位選出得点モジュール２２の処理結果は総合評価モ
ジュール２４に加わる。

総合評価モジュール２４は入力対象すなわち入力文字と
その候補とが整合する度合いを計算するモジュールであ
り、連想整合モード、全数整合モード、個別整合モード
の３種類の動作がある。

連想整合モードは、連想辞書２３−３に格納されている
候補に対応したマスクとその属するクラスからその候補
の得点を計算するモードである。

連想辞書は第２図（ｂ）の如く、各マスク毎に候補ＩＤ
をアドレスとして、その候補がそのマスクにおいて属す
るクラスのクラスＩＤを格納している。

このデータは、各候補のマスクＩＤに対応するＤ次元の
部分ベクトルの集合をその（重み付き）距離によってク
ラスタリングして得られるものであり、結果だけが連想
辞書に格納される。同時に距離計算モジュールにおける
クラス辞書２３−１も対応して作成される。

尚、連想辞書２３−３とクラス辞書２３−１は対応して
おり、その種類は同じになる。２種類以上の辞書を１つ
のメモリに格納する場合、使用辞書指定は辞書参照開始
位置となる。（この辞書を候補ＩＤについて分割して、
それぞれについて並列に総合評価を行うことができ、よ
り高速なものが要求される場合容易に実現できる）。

連想辞書２３−３は、候補ａがマスクｍで属するクラス
のクラスＩＤ：Ｋを記した表であり、これをＣ（ｍ、ａ
）＝にと表すと、候補ａ（＝１〜Ｃ）に対して、 Ｖ　（ａ）−Σ　Ｐ　（ｍ、Ｃ（ｍ、ａ））ｓ＝１ で得られる（Ｍ＝４９）。尚、ここでＰ　（ｍ、ｋ）は
得点を表している。この式により候補ａに対する総合評
価値Ｖ　（ａ）を得る。

総合評価モジュールの全数整合モード、個別整合モード
は各候補に対し、計算するモードであり。

全数整合モードはａ＝１〜Ｃ１個別整合モードはＪ＝Ｉ
　〜ｃｋ、ａ＝ｂ（ｊ）とし、距離をｄ（ｍ、ａ）で表
し を求める。この値Ｖ　（ａ）は候補ａと入力対象との特
徴ベクトルの（重み付き）距離である。

上位候補選出モジュール２５は各文字対応での上位から
決められた複数の文字例えば５文字を選出し出力する。

この上位５文字が読みとった画像データにおける認識結
果となる。

前述した動作は全てパイプライン処理で成されるもので
ある。すなわち画像データを記憶する画像メモリ１０内
の例えば１頁分のデータをパイプライン処理のよって読
み出し、制御分モジュール１５で行単位に分割するとと
もに、正規化モジュール１６に１文字単位で出力する。

その文字単で前述の細線化、線素化、特徴ベクトル化さ
らには認識処理を行う。

上位選出モジュール２５は総合評価値に基づいて、候補
に順位をつけ、上位５個を選出するモジュールであり、
入力は連想全数整合モードであるならば（（ａ”、　Ｖ
（ａ）１ａ’、　ａ　＝　１〜Ｃを修正したもの） 個別整数台モードであるならば （（ｊ、　ｖ（ａ）ｌｊ　”　１〜ｃｋ、　ａ　＝　ｂ
　（ｊ））（個別整合の総合評価出力） 降／昇順：（文字連想二人きい順、その他：小さい順）
である。また出力は入力のソート結果の順に並んだ候補
ＩＤ（または入力順序）とその総合評価値である。

前述した本発明の実施例においては、かかる本発明のデ
ータ変換回路を文字認識装置に応用した実施例について
説明した。第２図における本発明の実施例については細
線化モジュール１８がその部分に該当する。以下では細
線化モジュールであるデータ変換回路についてさらに詳
細に説明する。

第３図は本発明の詳細な第１の詳細な実施例の構成図で
ある。細線化前イメージ・データは例えば細線化すべき
中心のドツトとその左右のドツトが順次３ドツト単位で
上下方向に読み出されシフトレジスタＳＲＩに加わる。

シフトレジスタＳＲ１で記憶したデータは次のクロック
においてシフトレジスタＳＲ２でさらにシフトレジスタ
５Ｒ３ＳＲ４でシフトし、この４段のシフトレジスタに
よって合計１１ｂｉｔ　（ドツト）が記憶される。

このシフトレジスタＳＲＩ〜ＳＲ４の記憶データは変換
テーブルメモリＭ１のアドレスに加わる。

変換テーブルメモリは、３Ｘ３＋２のドツトに対し中心
ドツトが例えば黒であり、その回りのドツトが特定パタ
ーンである時にその中心ドツトを白とするデータを記憶
している。そしてそのデータによって入力したデータに
対応する中心ドツトが決定（変換）される。この変換デ
ータはＦＩＦＯ（ファイフォ）Ｆｌ　（あるいは次段の
細線化回路）に加わる。シフトレジスタ５ＲＩ−３Ｒ４
とＦＩＦＯＦｌには中心ドツトとその中心ドツトの左右
や上下のドツトが例えば１文字分や１文章分別わる。−
文字分等の一連のデータが終了すると、外部からのイメ
ージ・データは加わわらなくなり逆にＰＩＦＯＦｌから
の変換データが再度シフトレジスタＳＲＩに加わる（多
段細線化回路のときはそうしない）。そして前述したと
同様にシフトレジスタでＳＲ１〜ＳＲ３シフトし、再度
変換テーブルメモリＭ１のアドレスに加え変換を行う。

前述した動作は順次繰り返されるものであり、不一致検
出回路Ｓ１は一連のデータが一巡する間変換テーブルメ
モリのアドレスに加わる中心画素と変換後の中心画素の
変換データとを比較し、不一致が発生したときにＪＫフ
リップフロップＦ２に不一致信号を加える。そしてＪＫ
フリップフロップはその不一致信号により、その信号を
記憶する。

図示しないがＣＰＵが第３図における回路を管理してお
り、不一致フラグが発生した時にはＪＫフリップフロッ
プＦ２がそのフラグを記憶し、一連の変換動作において
まだ変化する点が細線化すべき領域にあるとしてＰＩＦ
ＯＦｌから出力される細線化後のデータを取り込まず、
再度前述した動作を行う。尚この時にはＪＫフリップフ
ロップＦ２のフラグ・リセットをＣＰＵは行う。この−
連の動作において不一致が検出されなかった時にはＪＫ
フリップフロップＦ２はセットされず、不一致フラグは
出力されない。このフラグが出力されない時には前回の
データと変換後のデータが一致していることであり、変
換終了とじＰＩＦＯＦｌからデータをＣＰＵは取り込む
。

第４図は本発明の変換の動作説明図である。シフトレジ
スタＳＲＩ、ＳＲ２，ＳＲ３，ＳＲ４は各々３，４，４
．３ビツト入力のシフトレジスタであり、合計１４ビツ
トが記憶される。尚、実際に使われるのはＡＯ−ＡＩＯ
の１１ビツトである。

シフトレジスタＳＲＩで記憶する３ドツトのうち１ドツ
トのデータはメモリＭ１のアドレスＡＧにシフトレジス
タＳＲ２で記憶する４ドツトのうち３ドツトのデータは
メモリＭｌのアドレスＡＯ〜Ａ２にシフトレジスタＳＲ
３の記憶データ４ドツトはメモリＭ１のアドレスＡＩＯ
，Ａ３〜Ａ５にシフトレジスタＳＲ４の記憶データ３ド
ツトはメモリＭ１のアドレスＡ６〜Ａ８に加わる。変換
テーブルメモリＭｌは中心画素をアドレスＡ４とし、こ
の中心画素を変化させるが否かを、回りのデータによっ
て決定するものであり、細線化するためのパターンをア
ドレスとして加え変換後の中心データ画素（１ビツト）
をメモリＭ１は出力する。

第５図は本発明の動作フローチャートである。

ＣＰＵが変換処理を実行開始すると、ＣＰＵはまず不一
致フラグをリセッ）　（ＳＴＩ）Ｌ、外部装置で例えば
記憶したイメージ・スキャン・データを取り込む制御（
Ｓｒ１）を開始する。このイメージ・スキャン・データ
が１文字終了したが否を続いて判断　（Ｓｒ３）Ｌ、１
文字終了でない時（Ｎ）にはイメージ・スキャン・デー
タの入力処理ＳＴ２を再度行う。１文字終了である時（
Ｙ）には不一致フラグがオンであるか否かを判別（Ｓｒ
４）し、不一致フラグがオン（Ｙ）である時には続いて
規定ループ回数行なったか否の判別ＳＴ５を行う。規定
ループを行なっていない時には再度不一致をリセットす
る処理ＳＴＩから実行する。

この時のイメージ・スキャン・データはＦＩＦＯに格納
されているデータの処理となる。前述した動作を繰り返
すことにより不一致フラグがオンでない時　（Ｎ）には
終了とし、細線化を終了する。

一方不一致フラグがオンであり（Ｙ）、かつ規定ループ
回数（Ｙ）であるときには、文字が例えばつぶれ文字で
あるので（ＳＴ６）　、例えば他の文字であるとし細線
化テーブル変換ＳＴ７を行い再度処理ＳＴＩから実行す
る。

テーブル変換メモリＭ１はＲＡＭであり、図示しないが
ＣＰＵに接続しており、特殊文字、つぶれ文字等の時に
はこのＲＡＭをＣＰＵがアクセスし変換テーブルを変更
すべきデータを加えることにより新しい細線化のテーブ
ル変換を行うことができる。前述した処理により１列の
ドツトデータの入力方向すなわち上下方向や左右１ドツ
トの細線化を行うことができる。このような動作を入力
列置すなわち入力文字１個が６４Ｘ６４ドツトのデータ
であるならば複数回繰り返すことにより細線化を行うこ
とができる。

前述した動作においては１ドツトの行における細線化を
行うことができるが本発明においてはさらにそれを列方
向に複数個設け、１文字分のデータ１列分例えば６４ド
ツト単位で並行に処理する。

第６図は本発明の第２の詳細な実施例の構成図である。

入力データはＰＩＦＯＦ３に一度格納される。例えばこ
のＦＩＦＯＦ３の入力ｎには１文字を構成する６４Ｘ６
４の内の１ドツト行のデータが順次並列に加わる（この
時ＰＩＦＯＦ３は６４段のシフトレジスタ等である）。

ＰＩＦＯＦ３で記憶されたデータはバッファＢ１を介し
シフトレジスタ５Ｒ１ｎに加わる。そしてその出力はシ
フトレジスタ５Ｒ２ｎ、さらにその出力はシフトレジス
タ５Ｒ３ｎ、５Ｒ４ｎに加わる。尚シフトレジスタ５Ｒ
１ｎ−３Ｒ４ｎにはシーケンサＳＣからクロック信号が
加わっており、シーケンサＳＣから加わるクロック信号
に対応しバッファＢ１から加わるデータをシフトする。

シフトレジスタ５Ｒ１ｎ−３Ｒ４ｎに記憶された合計４
ｎ個のドツトデータは変換テーブルメモリＭｎに加わる
。変換テーブルメモリＭｎは同一の変換データを記憶す
るｎ−２個のメモリよりなり、中心ドツトをセンターと
し、まわりの８個と上人２ドツト目の２個の合計８個＋
２＋１個のデータがそれぞれのメモリに加わるように構
成されている。すなわち第７図に示すごとくシフトレジ
スタ５Ｒ１ｎにはｅｉｘｅｎが５Ｒ２ｎにはｄｉ〜３ｎ
−２が、５Ｒ３ｎにはｄ２〜３ｎ−１が、５Ｒ４ｎには
ｄ３〜３ｎがそれぞれ記憶されているとする。この時変
換テーブルメモリＭｎ　（ＲＡＭＯからＲＡＭｎ−１よ
り構成される）のＲＡＭＩにはｄｉ−ｄ９とｅ２．定値
０が、ＲＡＭ２にはｄ４〜ｄ１２とｅ３．ｄ２が・−−
・ＲＡＭｎ−２にはｄ３ｎ−８〜３ｎとｅｎ−１，ｄ３
ｎ−１０がアドレスとしてそれぞれ加わる。例えばこの
時ＲＡＭＩのデータでは中心ドツトがｄ５でありＲＡＭ
２はｄ８・・・・ＲＡＭｎ−２は３ｎ−４となる。

第７図に示すようにＲＡＭ０．ＲＡＭｎ−１を導入する
。そしてその変換結果はＰＩＦＯＦ４に加わり、その出
力はバッファＢ２を介して再度シフトレジスタＳＲＩに
加わる。

前述したｎ個のメモリＲＡＭ０〜ＲＡＭｎ−１によって
細線化を行うが、両サイドの端のドツトには他のメモリ
ＲＡＭＩ〜ＲＡＭｎ−２と異なり、文字を構成するドツ
トが一部存在しないので（６４ドツトであるならば、そ
の外側のドツトとなってしまう）、これらのアドレスの
各端子を０としておくことにより、同様の細線化を行う
ことができる。また、データを６６ドツト（＋２ドツト
分多くする）として、両サイドのドツトをＯとしておく
ことも同様に可能である。

ＣＰＵが制御を開始しデータがＰＩＦＯＦ３に加わり記
憶された１文字分の画像データを処理する場合には、ま
ずバッファＢ１をアクティブとしシーケンサＳＣを駆動
しＰＩＦＯＦ３のデータを順次入力させる。前述した動
作により入力し変換された結果はＰＩＦＯＦ４に加わる
。このＰＩＦＯＦ４にデータが加わった時には、続いて
次の処理となるのでバッファＢ２をアクティブとし、今
までアクティブであったバッファＢ１をノンアクティブ
として、ＰＩＦＯＦ４のデータを再度シフトレジスタＳ
ＲＩに加わえるようＣＰＵは制御する。

前述した制御により、再度衣の変換を行うこととなる。

前述した一連の動作すなわちＰＩＦＯＦ３からデータが
ＰＩＦＯＦ４に変換されて加わる時さらにＦＩＦＯＦ４
からシフトレジスタ５ＲＩｎ−３Ｒ４ｎを介して再度加
わる時、不一致検出回路Ｆ２は変換テーブルメモリＭｎ
に加わる４ｎビツトのうち中心ビットであるｎ個のデー
タとその出力であるｎ個とが一致しているか否かを比較
する。このとき不一致を検出したときにはＪＫフリップ
フゴップＦ５に不一致信号を加わえＪＫフリップフロッ
プをセットする。このセット信号が加わったときには（
例えば１回でも加わった時にはセットされる）ＣＰＵは
不一致が存在すなわち変換がなされ変化したと判断し再
度変換処理を実行すべき制御する。面このときには再度
ＪＫフリップフロップＦ５をリセットし、処理状態とす
る。またシーケンサは終了しているので再度起動する。

以上の動作を繰り返すことにより、不一致検出が検出さ
れなかったときにはＪＫフリップフロップＦ５はセット
されず、ＣＰＵは変化がなかったと判断しＰＩＦＯＦ４
に格納された変換データを読み取る。このデータは細線
化された例えば１ドツトの太さで構成される細線の集ま
りとなる。

前述したビット数ｎは６４ビツトであり、例えば不一致
検出回路は第８図に示すごとくｎビットのボートＡ、Ｂ
よりそれぞれ加わるビットをビット対応で比較する。す
なわち一致しているが否がを判別するため比較するビッ
ト対応で排他的論理オアＥＯＲＯ〜ＥＯＲｎ−１に加え
、その排他的論理オアＥＯＲＯ〜ＥＯＲｎ−１の出力を
ＯＲに加える。このＯＲの出力すなわち結果によって不
一致か否かを判別することができる。排他的論理オアＥ
ＯＲＯ〜ＥＯＲｎ−１は一致している時に０、不一致の
時に１を出力するので排他的論理オアＥＯＲＯ〜ＥＯＲ
ｎ−１の少なくも１個が不一致である時には１が出力さ
れＯＲを介して不一致すなわちＨレベルが出力される。

以上のような不一致検出回路を用いることにより、ＪＫ
フリップフロップに不一致フラグをセットすることがで
きＣＰＵはその不一致を判断し再度細線化を再度実行す
るか否かを判断することができる。

前述したＪＫフリップフロップには図示しないがクロッ
ク信号すなわち一致判断をした時のクロック信号が加わ
わっておりこのクロックに対応し不一致検出回路Ｓ１の
出力を取り込む。

以上本発明の実施例を用いて詳細に説明したが、本発明
は順次−巡させて細線化を行うことに限るものではない
。たとえば第９図に示すごとく、組の細線化回路５ＸＣ
Ｉと必要とする細線化量（入力するもっとも太い線によ
って決定される）分多数設け（ＳＸＣ２・・・）、パイ
プライン処理化することにより、さらに高速の細線化が
可能となる。

以上述べたように本発明によって並列にさらにシリアル
に処理を（あるいはパイプライン的に処理を）行うので
その細線化処理を高速化できる。

〔発明の効果〕

以上述べたように本発明によれば例えば文字データを１
ドツト列単位で並列に加えそれを順次１ドツト列単位で
加えているので３Ｘ３＋２等のマスクにおいて中心ドツ
トを白とするか黒かを判断して変換するとともに、一連
の文字データ例えば６４Ｘ６４ドツト単位でその変換を
行い、その間における変換データが変化しないときには
変換終了としているので不必要な変換処理を多くする必
要がなく、細線化等のデータ変換を高速に行うことがで
きる。

【図面の簡単な説明】

第１図は、本発明の原理ブロック図、 第２図は、本発明の実施例のシステムの構成図、第３図
は、本発明の第１の詳細な実施例の構成図、 第４図は、変換の動作説明図、 第５図は、動作フローチャート、 第６図は、本発明の第２の詳細な実施例の構成図、 第７図は、本発明の第２の詳細な実施例の動作説明図、 第８図は、不一致検出回路の構成図、 第９図は本発明の第３の実施例の詳細な構成図である。 １．２，３．４・・・シフトレジスタ、５・・・メモリ
、 ６・・・検出手段、 ７・・・ＦＩＦＯ。

Claims (1)

1. 【特許請求の範囲】 １）Ｎビットのデータが加わり、順次、次のレジスタに
   シフトする複数段のシフトレジスタ（１〜４）と、 該シフトレジスタ（１〜４）で記憶するデータがアドレ
   スとして加わり、あらかじめ格納されているデータを出
   力するメモリ（５）と、 該メモリ（５）が出力するデータを記憶するとともに先
   に記憶したデータを前記複数段のシフトレジスタの初段
   （１）に加わえるＦＩＦＯ（７）と、 前記メモリ（５）のアドレスに加わるデータの一部と該
   メモリ４の出力とを比較し、前記複数のシフトレジスタ
   （１）〜（４）とＦＩＦＯ（７）とでシフトするデータ
   が一巡中に変化がないことを検出する手段（６）とより
   成ることを特徴とするデータ変換回路。 ２）前記複数段のシフトレジスタ（１〜４）は４段であ
   り、前記メモリ（５）は３×３＋２個のアドレス入力を
   有するｎ−２個のＲＡＭより成り、前記４段のシフトレ
   ジスタ（１〜４）の３×３＋２個のデータが順次シフト
   して前記ｎ−２個のＲＡＭのアドレスに加わることを特
   徴とする請求項１記載のデータ変換回路。 ３）前記データは文字画像データであり、前記ＲＡＭに
   は３×３＋２ドットの領域において文字の太さを細める
   変換データを記憶していることを特徴とする請求項１記
   載のデータ変換回路。 ４）Ｎビットのデータが加わり、順次、次のレジスタに
   シフトする複数段のシフトレジスタと、該シフトレジス
   タで記憶するデータがアドレスとして加わり、あらかじ
   め格納されているデータを出力するメモリとより成る変
   換回路を多段接続し、パイプラインによって順次データ
   変換を行うことを特徴とするデータ変換回路。