JPH0324784B2 - - Google Patents
Info
- Publication number
- JPH0324784B2 JPH0324784B2 JP58112027A JP11202783A JPH0324784B2 JP H0324784 B2 JPH0324784 B2 JP H0324784B2 JP 58112027 A JP58112027 A JP 58112027A JP 11202783 A JP11202783 A JP 11202783A JP H0324784 B2 JPH0324784 B2 JP H0324784B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- wiring
- silicon nitride
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に多層配線構造
を有する半導体装置に関するものである。
を有する半導体装置に関するものである。
半導体装置の高集積化、高速化、あるいは設計
工数の短縮化のためには、半導体装置の多層配線
化は必要不可欠である。今日まで多種多様な多層
配線構造が提案されているが、その１つに配線金
属としてアルミニウムあるいはアルミニウム合金
を、層間絶縁膜としてプラズマCVD窒化膜を、
表面を平担化するために所謂SOG（Spin On
Glass）膜をそれぞれ用いる多層配線構造があ
る。この構造は、製造方法が比較的簡単であるた
めに広く用いられている。
工数の短縮化のためには、半導体装置の多層配線
化は必要不可欠である。今日まで多種多様な多層
配線構造が提案されているが、その１つに配線金
属としてアルミニウムあるいはアルミニウム合金
を、層間絶縁膜としてプラズマCVD窒化膜を、
表面を平担化するために所謂SOG（Spin On
Glass）膜をそれぞれ用いる多層配線構造があ
る。この構造は、製造方法が比較的簡単であるた
めに広く用いられている。
ところで、この構造は配線の材質に関わる重要
な問題を含んでいた。これを、第１図と第２図を
用いて説明する。第１図において、１はシリコン
基板、２はその表面を熱酸化して得たシリコン酸
化膜、３はシリコン基板表面の拡散領域を結ぶ厚
さ1.0μmの第１層目のAl配線、４はこの第１の層
目Al配線３と後で形成する第２層目Al配線６と
を絶縁するためにプラズマCVD法によつて形成
した厚さ1.0μmの窒化シリコン膜、そして、５は
第１層目Al配線３の段部で第２層目Al配線６が
段切れしないように段部の傾斜をなめらかにする
ために回転塗布法によつて形成されたSOG（Spin
On Glass）膜である。このような構造にするこ
とで第１層目と第２層目とのAl配線３，６がシ
ヨートせず、しかも第２層Al配線６が段切れし
ない多層配線が得られる。
な問題を含んでいた。これを、第１図と第２図を
用いて説明する。第１図において、１はシリコン
基板、２はその表面を熱酸化して得たシリコン酸
化膜、３はシリコン基板表面の拡散領域を結ぶ厚
さ1.0μmの第１層目のAl配線、４はこの第１の層
目Al配線３と後で形成する第２層目Al配線６と
を絶縁するためにプラズマCVD法によつて形成
した厚さ1.0μmの窒化シリコン膜、そして、５は
第１層目Al配線３の段部で第２層目Al配線６が
段切れしないように段部の傾斜をなめらかにする
ために回転塗布法によつて形成されたSOG（Spin
On Glass）膜である。このような構造にするこ
とで第１層目と第２層目とのAl配線３，６がシ
ヨートせず、しかも第２層Al配線６が段切れし
ない多層配線が得られる。
ところで、SOG膜５はケイ素化合物〔RnSi
（OH）4-oを有機溶剤に溶解したものを焼きしめす
ることで得られる酸化ケイ素（SiO2）の被膜で
ある。したがつて、塗布した後に溶剤を除去する
ため、なるべく高温で焼きしめを行なう必要があ
るが、第１層Al配線３とシリコン基板１との反
応温度を考慮して、SOG膜形成の可能な熱処理
温度は450℃位である。この温度で、完全ではな
いが、素子の特性と信頼性に対して十分なSOG
膜５の焼きしめを行なうことができる。
（OH）4-oを有機溶剤に溶解したものを焼きしめす
ることで得られる酸化ケイ素（SiO2）の被膜で
ある。したがつて、塗布した後に溶剤を除去する
ため、なるべく高温で焼きしめを行なう必要があ
るが、第１層Al配線３とシリコン基板１との反
応温度を考慮して、SOG膜形成の可能な熱処理
温度は450℃位である。この温度で、完全ではな
いが、素子の特性と信頼性に対して十分なSOG
膜５の焼きしめを行なうことができる。
しかしながら、かかる温度で焼きしめを行なう
と、第２図に示すように層間絶縁膜であるプラズ
マCVD窒化膜４がもり上がつたり、割れたりす
る現象７がしばしば発生した。当然のことなが
ら、この上に第１図で示した第２層目のAl配線
６を形成すると、第１層目のAl配線３と接触し
てこの素子はシヨート不良となる。
と、第２図に示すように層間絶縁膜であるプラズ
マCVD窒化膜４がもり上がつたり、割れたりす
る現象７がしばしば発生した。当然のことなが
ら、この上に第１図で示した第２層目のAl配線
６を形成すると、第１層目のAl配線３と接触し
てこの素子はシヨート不良となる。
この現象を注意深く調べたところ、原因は第１
層目のAl配線３に含まれる不純物（特に水分）
であることがわかつた。
層目のAl配線３に含まれる不純物（特に水分）
であることがわかつた。
シリコン基板の表面に電子ビーム蒸着法や、ス
パツタリング蒸着法によつてAlを蒸着した後、
フオトリゾグラフイ技術を用いてパターンを形成
することによつてAl配線は形成されるが、蒸着
装置内に非常にわずかではあるが水分等の残留ガ
スが存在していて、この結果、Al蒸着中にこれ
らの不純物が入り込む。このように不純物が混入
したAl配線が層間絶縁膜である厚さ1.0μmのプラ
ズマCVD窒化膜４で完全に被われた状態で、
SOG膜５の焼き締めのために450℃の熱処理が行
なわれると、Al配線中に含まれる水分等の不純
物が膨張したり、あるいはAlと反応してその生
成物が膨張したりする。特にプラズマCVD窒化
膜はピンホール等の欠陥も少なく、また多くの物
質の透過性に対して阻止能力が高いため、これら
のガスは逃げ場所がなく、結局プラズマCVD窒
化膜を押し上げたり割つたりするのである。
パツタリング蒸着法によつてAlを蒸着した後、
フオトリゾグラフイ技術を用いてパターンを形成
することによつてAl配線は形成されるが、蒸着
装置内に非常にわずかではあるが水分等の残留ガ
スが存在していて、この結果、Al蒸着中にこれ
らの不純物が入り込む。このように不純物が混入
したAl配線が層間絶縁膜である厚さ1.0μmのプラ
ズマCVD窒化膜４で完全に被われた状態で、
SOG膜５の焼き締めのために450℃の熱処理が行
なわれると、Al配線中に含まれる水分等の不純
物が膨張したり、あるいはAlと反応してその生
成物が膨張したりする。特にプラズマCVD窒化
膜はピンホール等の欠陥も少なく、また多くの物
質の透過性に対して阻止能力が高いため、これら
のガスは逃げ場所がなく、結局プラズマCVD窒
化膜を押し上げたり割つたりするのである。
このような問題を根本的に解決するには、不純
物を含まないAl配線を形成すれば良いが、現在
広く用いられているAlの蒸着機ではこのような
Alを形成することができない。
物を含まないAl配線を形成すれば良いが、現在
広く用いられているAlの蒸着機ではこのような
Alを形成することができない。
本発明は上記問題点に鑑み、層間絶縁膜の割れ
による第1Al配線と第2Al配線のシヨート不良が
全くない多層配線の構造を提供するものである。
による第1Al配線と第2Al配線のシヨート不良が
全くない多層配線の構造を提供するものである。
すなわち、本発明は下層の配線層上に該配線層
内に含まれた不純物が透過するような膜厚の窒化
シリコン膜が形成され、この上に酸化シリコン膜
が形成され、これらを層間絶縁膜の少なくとも１
部として上層の配線層が形成されていることを特
徴とする。
内に含まれた不純物が透過するような膜厚の窒化
シリコン膜が形成され、この上に酸化シリコン膜
が形成され、これらを層間絶縁膜の少なくとも１
部として上層の配線層が形成されていることを特
徴とする。
また、本発明は、多層配線構造における層間絶
縁膜が、厚さ300Åから2000Åの第１プラズマ
CVD窒化シリコン膜、SOG（Spin On Glass）膜
および厚さ3000Å以上の第２プラズマCVD窒化
シリコン膜の３層構造を有することを特徴とす
る。
縁膜が、厚さ300Åから2000Åの第１プラズマ
CVD窒化シリコン膜、SOG（Spin On Glass）膜
および厚さ3000Å以上の第２プラズマCVD窒化
シリコン膜の３層構造を有することを特徴とす
る。
以下に本発明の実施例を第３図を用いて説明す
る。第１層Al配線３を形成した後、1000Åの第
１プラズマCVD窒化シリコン膜４−１を成長す
る。次に回転塗布法によつてSOG膜５を形成し、
SOG膜５中に存在する溶剤を除去するために450
℃の熱処理を行なう。このとき、第１プラズマ
CVD窒化シリコン膜４−１は1000Åと薄いため、
第１層Al配線３中に含まれる不純物はこれを透
過し外部に出ることができる。従つて、従来のよ
うにプラズマCVD窒化膜に割れを発生させるこ
とはない。
る。第１層Al配線３を形成した後、1000Åの第
１プラズマCVD窒化シリコン膜４−１を成長す
る。次に回転塗布法によつてSOG膜５を形成し、
SOG膜５中に存在する溶剤を除去するために450
℃の熱処理を行なう。このとき、第１プラズマ
CVD窒化シリコン膜４−１は1000Åと薄いため、
第１層Al配線３中に含まれる不純物はこれを透
過し外部に出ることができる。従つて、従来のよ
うにプラズマCVD窒化膜に割れを発生させるこ
とはない。
この後、第1Al配線と第2Al配線を完全に絶縁
するために9000Åの第２プラズマCVD窒化シリ
コン膜４−２を成長する。このように従来1.0μm
のプラズマCVD窒化膜とSOG膜で層間絶縁膜を
形成していたのを1000Åの第１プラズマCVD窒
化膜と、SOG膜と、9000Åの第２プラズマCVD
窒化膜との３層で層間絶縁膜を形成することで従
来多発していた第１層Al配線と第２層Al配線の
シヨート不良はなくなつた。
するために9000Åの第２プラズマCVD窒化シリ
コン膜４−２を成長する。このように従来1.0μm
のプラズマCVD窒化膜とSOG膜で層間絶縁膜を
形成していたのを1000Åの第１プラズマCVD窒
化膜と、SOG膜と、9000Åの第２プラズマCVD
窒化膜との３層で層間絶縁膜を形成することで従
来多発していた第１層Al配線と第２層Al配線の
シヨート不良はなくなつた。
以上説明したように本発明の多層配線構造を用
いると半導体素子の製造歩留りは大幅に向上す
る。
いると半導体素子の製造歩留りは大幅に向上す
る。
なお、本発明においてはAl合金の配線を使う
ことも可能で、また乙層配線のみならず、３層、
４層のいわゆる多層に拡張できることは言うまで
もない。第１の窒化シリコン膜の厚さを300Å乃
至2000Åにすることが、配線内の不純物透過から
好ましい。
ことも可能で、また乙層配線のみならず、３層、
４層のいわゆる多層に拡張できることは言うまで
もない。第１の窒化シリコン膜の厚さを300Å乃
至2000Åにすることが、配線内の不純物透過から
好ましい。
第１図は従来の構造を示す断面図、第２図は従
来の構造に見られる欠陥を示す断面図、第３図は
本発明の一実施例を示す断面図である。 １……シリコン基板、２……シリコン熱酸化
膜、３……第１層Al配線、４……プラズマCVD
窒化膜、４−１……第１プラズマCVD窒化膜、
４−２……第２プラズマCVD窒化膜、５……
SOG膜、６……第２層Al配線、７……プラズマ
CVD窒化膜の割れ。
来の構造に見られる欠陥を示す断面図、第３図は
本発明の一実施例を示す断面図である。 １……シリコン基板、２……シリコン熱酸化
膜、３……第１層Al配線、４……プラズマCVD
窒化膜、４−１……第１プラズマCVD窒化膜、
４−２……第２プラズマCVD窒化膜、５……
SOG膜、６……第２層Al配線、７……プラズマ
CVD窒化膜の割れ。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一主面上に設けられた第１のア
ルミニウム配線層と、該第１のアルミニウム配線
層を覆つて設けられ、膜厚が300〜2000Åのプラ
ズマCVD法による第１の窒化シリコン膜と、該
第１の窒化シリコン膜上に設けられたSOG膜と、
該SOG膜上に設けられた第２の窒化シリコン膜
と、該第２の窒化シリコン膜上に設けられた第２
のアルミニウム配線層とを有することを特徴とす
る半導体装置。 ２ 半導体基板の一主面上に第１のアルミニウム
配線層を設ける工程と、膜厚が300〜2000Åの第
１の窒化シリコン膜を、該第１のアルミニウム配
線層を覆つてプラズマCVD法により設ける工程
と、該第１の窒化シリコン膜上にSOG膜を形成
する工程と、該SOG膜を焼き締めるための熱処
理を行なう行程と、該SOG膜上に第２の窒化シ
リコン膜を設ける工程と、該第２の窒化シリコン
膜上に第２のアルミニウム配線層を設ける工程と
を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11202783A JPS604239A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11202783A JPS604239A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604239A JPS604239A (ja) | 1985-01-10 |
| JPH0324784B2 true JPH0324784B2 (ja) | 1991-04-04 |
Family
ID=14576160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11202783A Granted JPS604239A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604239A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258043A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633899A (en) * | 1979-08-29 | 1981-04-04 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming multilayer wire |
| JPS5886746A (ja) * | 1981-11-19 | 1983-05-24 | Nec Corp | 半導体装置 |
-
1983
- 1983-06-22 JP JP11202783A patent/JPS604239A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604239A (ja) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPH0324784B2 (ja) | ||
| JPH0555199A (ja) | 半導体装置 | |
| JPH02125638A (ja) | 半導体集積回路装置 | |
| JPH0330992B2 (ja) | ||
| JPH0586661B2 (ja) | ||
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH0224382B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS62291143A (ja) | 半導体装置 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPS6072248A (ja) | 半導体装置及びその製造方法 | |
| JPH01286444A (ja) | 半導体装置 | |
| JPH0618238B2 (ja) | 平坦化多層配線の形成法 | |
| JPH0691079B2 (ja) | 半導体装置の製造方法 | |
| JPH0122984B2 (ja) | ||
| JPH09330976A (ja) | 半導体装置の製造方法 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPH0748517B2 (ja) | 半導体集積回路装置 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 |