JPH03250275A - １チップマイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央処理装置　（ｃｐｕ）を搭載するＬＳＩと
同一チップ上に、独自プロセッサで動作する１個もしく
は複数のＩ１０コントローラを取込み、ＣＰＵのマイク
ロプログラムを利用しこれらのコントローラを制御する
ワンチップマイクロプロセッサ方式に関するものである
。

〔従来の技術〕

メインボード上のＩＣチップ数の削減を図り、システム
装置の小型化を行なう為、現在まで数多くの方式が提案
されてきている。例えば、特開昭６２−１０７３６１号
ｒＣＰＵの周辺回路用ＬＳ■」や特開昭６２−１０７３
６２号「システム構成用ＬＳ　ＩＪのように、ＣＰＵ周
辺論理（ＤＭＡコントローラ、割込コントローラ、イン
タバルタイマ等）の１チツプ化を推進し、ボード上の実
装密度の緩和を図り、コスト低減を行なう方式を開示し
ている。

また、ＣＰＵ　ＬＳＩまでを含めたＩＣチップ数の削減
を行う為、特開昭６２−１５２００１号「マイクロプロ
セッサＪに示されるように、ＣＰＵと同一チップ上にＤ
ＭＡコントローラまで取込み、ハードウェアの効率的な
利用を図る方式がある。又、ワンチップ内に複数のＣＰ
Ｕやコプロセッサを内臓させ動作させる特開昭６２−２
９５１６８号「機器制御装置」や特開昭６２−１５０４
５９号「シングルチップマイクロコンピュータ」等の方
式も提案されてきた。

さらに最近では、特開昭６３−４１９７０号ｒマイクロ
コンピュータシステム」に示されるように、演算やデー
タ処理機能を主とするマイクロコンピュータと周辺機器
の制御を行なうマイクロコンピュータを同一チップ上に
格納し、ＩＣチップ数を減らし、小型化を図る方法も提
案されている。

〔発明が解決しようとする課題〕

さらに高度なコンピュータシステムやマイクロプログラ
ム制御に基づき動作する複雑かつ高機能な周辺機器の制
御を行なうような場合には、単純な機能の統合のみによ
る１チツプ化では、１チツプ化の為のプロセッサ数増加
によるＬＳＩ内ゲート数増大や制御用メモリ容量の増加
あるいはメモリ容量増加によりＬＳＩ内に取込めなくな
り、ＬＳＩ外部へ出した時の制御メモリインタフェース
信号のビンネックというような問題も新たに発生する為
、１チツプ化の為のさらに効率的な手法の検討が必要と
なってきている。

本発明の目的は１個のプロセッサと１つのマイクロプロ
グラムシーケンサのみ動作するマイクロプログラムによ
り、ＣＰＵ及び周辺Ｉ１０を制御させるようなワンチッ
プマイクロプロセッサを提供することにある。

〔課題を解決するための手段〕

上記目的は、専用のプロセッサを持ち、マイクロプログ
ラム制御で動作するような周辺Ｉ１０装置に対し、工／
○コントローラの機能をＣＰＵと同一チップ上で実現さ
せ、Ｉ１０コントローラ独自のプロセッサは使用せずＣ
ＰＵ用プロセッサを共用して制御すると同時に、マイク
ロプログラムについても周辺Ｉ１０専用のものを使用せ
ず、ＣＰＵのマイクロシーケンサで制御されるマイクロ
プログラムのみにて制御することにより実現される。

〔作用〕

複雑、高機能な周辺Ｉ１０を制御するようなＩ１０コン
トローラは、−船釣に、汎用あるいは専用のプロセッサ
を持ち、マイクロプログラムにより制御される為、Ｉ１
０コントローラの機能を、ＣＰＵと同一チップ上に取込
み１本来ＣＰＵとして機能する制御部の一部を改造し、
これらＩ１０コントロール部を直接制御することにより
、Ｉ１０独自のプロセッサを削除し、動作させることが
できる。又、同時に、ＣＰＵを制御するマイクロプログ
ラム格納領域の一部にＩ１０コントロール部への起動や
割込処理ルーチンを埋め込んでおくことにより、ＣＰＵ
がフェッチした命令がこれら■／○コントローラに対す
る入出力命令であった場合には、指定処理ルーチンにブ
ランチさせ、起動手続きを行ない、その後、再度本来の
ＣＰＵの命令処理に戻すことにより、ＣＰＵを制御する
１つのマイクロプログラムシーケンサで動作するマイク
ロプログラムのみで周辺Ｉ１０コントローラ制御を誤動
作することなく行なうことができる。

〔実施例〕

以下本発明の一実施例について図に従い説明する。

第１図は本発明の一実施例を示すワンチップ処理装置の
詳細ブロック図である。１はＡＬＵ演算機能と、ディス
クコントローラＤＫＣ３０，プリンタコントローラＰＲ
Ｃ４０の機能を同一チップ上に設け、ＣＰＵのマイクロ
プログラムのみで各種機能の制御を行うことを特徴とす
るワンチップマイクロプロセッサである。通常、命令フ
ェッチ動作を行なう場合、演算器ＡＬＵ１３の演算結果
をＡＬＵ出力バス（Ｃバス）１６からプログラムカウン
タＰＣ８に格納し、ＰＣＢのアドレスをローカルアドレ
ス１８から主メモリ５に送り、命令コードをローカルデ
ータバス１９から読出し、命令レジスタＩＲ６に格納す
る。ＩＲ６に格納した命令コードは、デコーダ７により
デコードされ、マイクロシーケンサ２のアドレスを切替
え、指定のマイクロプログラムの先頭へブランチさせる
。

３はマイクロプログラムを格納するＲＯＭ／ＲＡＭであ
り、マイクロシーケンサ２のアドレスによりデータを読
出し、マイクロデータレジスタＥＭＢ４に格納し、ＥＭ
Ｂ４に読出されたマイクロプログラムはＤＫＣ３０，、
ＰＲＣ４０の制御及びＡＬＵ１３の制御等、一連のコン
トローラ制御を行ｔう、ＤＫＣ３０とＰＲＣ４０はそれ
ぞれＤＫ装置２２及びプリンタ２３を制御する為のハー
ドウェアであり、これらはＡＬＵ入カバカバスバス）１
４とＡＬＵ出力バス（Ｃバス）１６に接続され、ＣＰＵ
の制御部と同様に、マイクロプログラムの指定により自
在にデータの格納、読出し、演算を行なうことができる
ようになっている。

ＤＫＣ３０は汎用ＬＳＩＨＤＣ２１を制御し、ＤＫ装置
２２に起動をかける。ここで、汎用ＬＳＩＨＤＣ２１の
論理をＬＳＩ中ＤＫＣ部３０に取込むことができるなら
、チップ内のＤＫ制御部３０で直接ＤＫ装置２２を制御
することも可能である。また、ＰＲＣ４０はプリンタ２
３を直接制御し、起動をかける。

ＤＫＣ３０−ＰＲＣ４０が起動をかけたＤＫ装置２２、
あるいはプリンタ２３の動作が終了すると、ハード的な
割込がＣＰＵに報告される。報告のしかたには２通りの
方法があり、通常のＣＰＵへの割込という形で報告され
、受付けたマイクロプログラムが一連の割込処理ルーチ
ンを実行する方法と、サイクルスチール処理によりその
時に実行しているプログラムを中断し、マイクロ実行番
地をハード的に別のプログラムに切替えて実行する方法
を採っている。

又、前述したマイクロプログラム格納用ＲＯＭ／ＲＡＭ
３の中には、これら一連の制御を行なう為のマイクロプ
ログラムが格納されており、そのメモリマツプ５０に示
す様に、ｃｐｕの命令処理部や割込処理、ＤＫやＰＲに
対する起動ルーチンや解析処理部等が順次格納されてお
り、主メモリから読出された命令コードに従い任意のマ
イクロアドレスの制御部を実行するとともに、終了応答
や割込報告があった場合に各種処理ルーチンにて対応す
ることを可能としている。

第３図は、第１図に対して通常のＣＰＵと周辺Ｉ１０装
置との一般的な接続手法の１例を示す図である。Ｃ，Ｐ
Ｕ６０はＣＰＵ制御用マイクロプログラム格納用メモリ
６１を持ち、周辺工／○装置の１例として示すディスク
コントローラＤＫＣ６２とプリンタコントローラＰＲＣ
６５とは共通ＩＯＣバス８で接続されている。ＤＫＣ６
２は専用のプロセッサ６４とディスク制御用マイクロプ
ログラム格納用メモリ６３を持ち、マイクロプログラム
の制御により、汎用ＬＳＩＨＤＣ２１を制御し、ディス
ク装［２２を動作させる。またＰＲＣ６５もＤＫＣ６２
と同様、専用のプロセッサ６７と、プリンタ制御用マイ
クロプログラム格納用メモリ６６を持ち、マイクロプロ
グラム制御によりプリンタ２３を動作させる。ＤＫ装置
２２あるいはプリンタ２３はそれぞれ独自のマイクロプ
ログラム制御で動作できる為、ＣＰＵはＤＫＣ６２ある
いはＰＲＣ６５に起動をかけた後はハードウェア割込が
ＤＫ装置２２あるいはプリンタ２３から報告されるまで
ＣＰＵの命令処理を実行することができる。しかしなが
ら、本システム構成では、１チツプ化によるＬＳＩ／Ｉ
Ｃ数の削減や実装面積の縮小、原価低減という面から考
えた場合、複数の周辺Ｉ１０装置を複数のプロセッサ、
複数種類のマイクロプログラムで制御することになって
おり、制御用ＲＯＭ／ＲＡＭ等の物量まで考えると非常
に実装効率の悪いものになっている。

さらには、ＣＰＵ６０とＣＰＵ制御用マイクロプログラ
ム格納用メモリも持っており、システム全体のＬＳＩ化
を進める為にはさらに効果的な制御手法が必要となる。

第２図に第１図で示したワンチップマイクロプロセッサ
における処理手順を説明する。

まず、プログラムカウンタＰＣ８のメモリアドレスに従
い、主メモリ５から命令をフェッチし、命令レジスタＩ
Ｒ６に格納された命令コードのデコード１００を行ない
、この命令が■０命令でなければそのままＣＰＵの命令
処理１０２を実行する。■○命令であれば、そのデバイ
スナンバーが、ディスクコントローラ（ＤＫＣ）１０３
かプリンタコントローラ（ＰＲＣ）１０４か、あるいは
その他のＩＯに対する起動１．０５なのかをマイクロプ
ログラムにより切分け、指定されたデバイスに対しての
起動ルーチン１０６にマイクロアドレスをブランチさせ
る。実際にハードウェアに対して起動をかけると直ちに
元のマイクロメインルーチンにリタン１０７Ｌ、ＣＰＵ
の命令処理を継続１０８する。

ＤＭＡ転送等ｃｐｖの命令動作とは独立したＩＯ動作や
割込処理が終了し、ＩＯより終了割込１０９が返される
と、マイクロプログラムは割込処理１１０を開始し、例
えばディスクＤＫからの割込み１１１ならばＤＫの割込
処理ルーチン１１２にマイクロアドレスをブランチさせ
、プリンタＰＲからの割込み１１３ならばＰＲの割込処
理ルーチン１１４にマイクロアドレスをブランチさせ、
それぞれの割込処理を行ない、解析終了後直ちに元のマ
イクロメインルーチンにリタン１１５し、さらにＣＰＵ
の命令処理を継続１１６していく。

一方、高速な割込処理が必要な場合は、入出力装置に対
する起動に対して、先記したサイクルスチールの方法で
処理が行なわれる。現在実行中のＣＰＵの命令処理１０
８に対し、終了割込１０９を返さず、サイクルスチール
リクエスト１１７を報告することにより、実行中のマイ
クロプログラムには全く割込を意識させず、ハード的に
実行番地を変更し、引続きサイクルスチールリクエスト
されたＩ１０割込処理ルーチンのマイクロプログラムを
実行させることになる１１２，１１４゜当然今まで実行
されていたＣＰＵの命令処理は中断された形となってお
り５割込ルーチン１１２，１１４の終了とともに５プロ
グラムに意識させることなく再度、ハード的にスチール
開始番地に実行アドレスが戻されることになる。

第４図にマイクロプログラムの切替えタイミングチャー
トを示す。第４図は一例としてＤＫに対する起動の手順
に従い、処理を時間軸で表わした図である。ＣＰＵ処理
マイクロ、ＤＫ処理マイクロ２００は共に、ワンチップ
マイクロプロセッサ内の共通マイクロシーケンサ２で制
御される。ＣＰＵ処理マイクロは、ＣＰＵの命令処理を
行なうマイクロプログラム群を示し、Ｉ）Ｋ処理マイク
ロはＤＫの起動９割込処理を行なうマイクロプログラム
群を示す。

方式（ａ）と（ｂ）との大きな相違を示す。

（、）方式はＤＫ起動後の割込みに対し、ＣＰＵのマイ
クロプログラムが介在し、判定処理を経てＤＫ処理マイ
クロへ意識的にブランチさせることに特長がある。一方
、（ｂ）方式は本発明において割込、応答処理の高速化
を狙ったものでありサイクルスチールリクエストと称す
る割込みをＣＰＵ処理部実行中のマイクロプログラムは
全く意識する必要がなく、サイクルスチールにより実行
中の処理が中断され、ハード的にマイクロシーケンサを
ＤＫのマイクロアドレスに切替え、ＤＫの割込処理を行
なわせる方式である。よって割込処理が終了すると再度
、サイクルスチールで中断したＣＰＵ処理マイクロ部か
ら実行再開始されるため、この時もＣＰＵ処理マイクロ
プログラムは全く意識せず１割込がなかった時と同じシ
ーケンスで動作し処理を継続する９ 以上の様な特長を持たせながら、ワンチップマイクロプ
ロセッサとして複雑かつ高機能な周辺Ｉ１０までも同一
チップ上に取込み、ＣＰＵのマイクロプログラム及び演
算器を使って工○までも動作させるという手法をとるこ
とにより、システムボード上の■／○コントロール用マ
イクロプログラムの格納用ＲＯＭ／ＲＡＭ及びＩ１０制
御専用に設けた汎用プロセッサ等の大幅な削減が実現で
き、装置の小型化を図ることが可能となった。

〔発明の効果〕

本発明によれば、複雑かつ高機能な周辺１１０を持つよ
うなシステムの場合でも、ＣＰＵと同一チップ内にＩ１
０コントローラを取込み、ＣＰＵのマイクロプログラム
で制御することが可能となり、システムボード上の周辺
工／○用ＬＳＩや制御用マイクロプログラム格納用ＲＯ
Ｍ／ＲＡＭ等の部品を削減することが可能となり、装置
の大幅な小型化及び原価低減を図ることができる。

又、本方式の実現にあたっては、ＬＳＩ化技術の進歩に
よるチップ内ゲート数の大規模化や制御起用ＲＯＭ／Ｒ
ＡＭ容量の増大により、ｃｐｕと同一チップ上に取込む
べき周辺Ｉ１０の数が増加しても本方式の延長線上で対
処でき、将来への拡張性も有るという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す中央処理装置のブロッ
ク図、第２図は第１図で示したワンチップマイクロプロ
セッサにおける処理手順を示す図、第３図は従来例を示
す図、第４図はＤＫアクセス時の応答処理方式を説明す
る図である。 １・・・ワンチップマイクロプロセッサ、２・・・マイ
クロシーケンサ、３・・・マイクロプログラム格納用Ｒ
ＯＭ／ＲＡＭ、４・・・マイクロデータレジスタ。 ５・・・主メモリ、６・・・命令レジスタ、８・・・プ
ログラムカウンタ、３０・・・ディスクコントローラ、
４０・・・プリンタコントローラ。 ゛〜１′ 第 Ｊ 口 第 図

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラム制御により動作する１チップマ
   イクロプロセッサ方式において、中央処理装置に対して
   専用のプロセッサを持ち、マイクロプログラム制御で動
   作する周辺入出力装置の制御部を、上記中央処理装置と
   同一チップ上に取込んだことを特徴とするワンチップマ
   イクロプロセッサ方式。 ２、１個以上複数の演算器を持ち、１つのマイクロシー
   ケンサで動作するマイクロプログラムに従い中央処理装
   置の制御と同一チップ内に取込んだ１つあるいは複数の
   周辺入出力コントローラの制御を平行して行なうことを
   特徴とするワンチップマイクロプロセッサ方式。 ３、マイクロプログラムの格納用制御メモリを、同一チ
   ップ上あるいはチップの外部に持ち、チップ内の演算器
   、シーケンサ及びレジスタの少なくとも一部を中央処理
   装置と周辺入出力コントローラで共用することを特徴と
   するワンチップマイクロプロセッサ方式。 ４、演算機能部と複数の入出力コントローラの制御機能
   部を同一チップ上に設け、中央処理装置の命令処理部や
   割込処理、入出力装置に対する起動ルーチン、終了情報
   解析ルーチン等を格納するマイクロプログラムにより各
   種入出力機能の制御を行なうことを特徴とするワンチッ
   プマイクロプロセッサ方式。 ５、チップ内の入出力コントローラに対する入出力命令
   を命令コードのデコードにより検出し、入出力コントロ
   ーラ制御用マイクロ処理に分岐させ、周辺入出力装置に
   起動をかけ、周辺入出力装置の動作の終了、あるいは入
   出力コントローラからの割込み要求があった時はサイク
   ルスチール動作を行ない実行中のマイクロプログラムの
   処理を中断し、周辺入出力装置の割込処理ルーチン用の
   マイクロプログラムを実行し、解析終了後直ちに中断中
   のマイクロ処理を再開始することを特徴とするワンチッ
   プマイクロプロセッサ方式。 ６、１本のマイクロシーケンサのみで動作するが、相互
   関係がなく、互いに独立して動作する複数のタスクから
   なるマイクロプログラムに対し、サイクルスチールする
   ことにより、互いのマイクロプログラムに意識させるこ
   となく、実行番地を変更することを特徴とするワンチッ
   プマイクロプロセッサ方式。