JPH0325044B2 - - Google Patents
Info
- Publication number
- JPH0325044B2 JPH0325044B2 JP18371383A JP18371383A JPH0325044B2 JP H0325044 B2 JPH0325044 B2 JP H0325044B2 JP 18371383 A JP18371383 A JP 18371383A JP 18371383 A JP18371383 A JP 18371383A JP H0325044 B2 JPH0325044 B2 JP H0325044B2
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- differential amplifier
- amplifier
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はホール素子用増幅器に係り、特にホ
ール出力を増幅する差動増幅器の増幅出力の影響
を防止したホール素子の出力回路に関する。
ール出力を増幅する差動増幅器の増幅出力の影響
を防止したホール素子の出力回路に関する。
第１図は従来のホール素子用増幅器の構成を示
している。ホール素子２の電流端子には電源端子
４及び基準電位点間に駆動電圧Vccが印加され、
磁界又は機械的歪によるホール出力は差動増幅器
６の非反転入力端子（＋）及び反転入力端子
（−）間に印加されている。差動増幅器６の出力
端子８と反転入力端子（−）との間には、抵抗１
０が接続されて帰還回路が設置され、差動増幅器
６は負帰還型差動増幅器を構成している。
している。ホール素子２の電流端子には電源端子
４及び基準電位点間に駆動電圧Vccが印加され、
磁界又は機械的歪によるホール出力は差動増幅器
６の非反転入力端子（＋）及び反転入力端子
（−）間に印加されている。差動増幅器６の出力
端子８と反転入力端子（−）との間には、抵抗１
０が接続されて帰還回路が設置され、差動増幅器
６は負帰還型差動増幅器を構成している。
このような増幅回路の場合、差動増幅器６の帰
還信号がホール素子２を介して差動増幅器６の非
反転入力端子（＋）側に影響し、その増幅動作が
不安定となり、さらには発振を誘発する原因にな
る。
還信号がホール素子２を介して差動増幅器６の非
反転入力端子（＋）側に影響し、その増幅動作が
不安定となり、さらには発振を誘発する原因にな
る。
この発明はホール出力の増幅を安定化し、発振
等の不都合を防止したホール素子用増幅器の提供
を目的とする。
等の不都合を防止したホール素子用増幅器の提供
を目的とする。
この発明は、ホール素子とその差動出力を増幅
する負帰還型差動増幅器との間にバツフア回路を
設置し、前記負帰還型差動増幅器の出力が前記ホ
ール素子に帰還しないようにしたことを特徴とす
る。
する負帰還型差動増幅器との間にバツフア回路を
設置し、前記負帰還型差動増幅器の出力が前記ホ
ール素子に帰還しないようにしたことを特徴とす
る。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図はこの発明のホール素子用増幅器の実施
例を示し、第１図のホール素子用増幅器と同一部
分には同一符号を付してある。図において、差動
増幅器６の非反転入力端子（＋）及び反転入力端
子（−）と、ホール素子２との間には、バツフア
回路１２，１４が設置され、ホール素子２に対し
て差動増幅器６の出力の帰還を阻止したものであ
る。そして、差動増幅器６は、第１図に示す差動
増幅器６と同様に負帰還型差動増幅器を構成して
いる。
例を示し、第１図のホール素子用増幅器と同一部
分には同一符号を付してある。図において、差動
増幅器６の非反転入力端子（＋）及び反転入力端
子（−）と、ホール素子２との間には、バツフア
回路１２，１４が設置され、ホール素子２に対し
て差動増幅器６の出力の帰還を阻止したものであ
る。そして、差動増幅器６は、第１図に示す差動
増幅器６と同様に負帰還型差動増幅器を構成して
いる。
このように構成すれば、差動増幅器６の帰還作
用は、差動増幅器６の入出力間においてのみ行わ
れることになり、ホール素子２に影響することが
ないので、その増幅動作が安定化し、発振を抑制
することができる。
用は、差動増幅器６の入出力間においてのみ行わ
れることになり、ホール素子２に影響することが
ないので、その増幅動作が安定化し、発振を抑制
することができる。
第３図は前記バツフア回路１２，１４の具体的
な回路構成例を示している。各バツフア回路１
２，１４はトランジスタ１６，１８及び抵抗２
０，２２からなるエミツタフオロワ回路で構成さ
れ、これらバツフア回路１２，１４及びホール素
子２は共通の基準電位ラインに接続され、基準電
位点端子２４は接地されている。
な回路構成例を示している。各バツフア回路１
２，１４はトランジスタ１６，１８及び抵抗２
０，２２からなるエミツタフオロワ回路で構成さ
れ、これらバツフア回路１２，１４及びホール素
子２は共通の基準電位ラインに接続され、基準電
位点端子２４は接地されている。
このようなバツフア回路１２，１４によれば、
出力インピーダンスが低いため、その入力側への
帰還信号の影響を抑制することができ、増幅動作
の安定化を図ることができる。
出力インピーダンスが低いため、その入力側への
帰還信号の影響を抑制することができ、増幅動作
の安定化を図ることができる。
以上説明したようにこの発明によれば、差動増
幅器の出力がバツフア回路の設置によりホール素
子に帰還されないので、ホール出力を安定した状
態で増幅することができ、発振現象等の不都合を
防止することができる。
幅器の出力がバツフア回路の設置によりホール素
子に帰還されないので、ホール出力を安定した状
態で増幅することができ、発振現象等の不都合を
防止することができる。
第１図は従来のホール素子用増幅器を示すブロ
ツク図、第２図はこの発明のホール素子用増幅器
の実施例を示すブロツク図、第３図はこの発明の
ホール素子用増幅器の具体的な回路構成例を示す
回路図である。 ２……ホール素子、６……負帰還型差動増幅
器、１２，１４……バツフア回路。
ツク図、第２図はこの発明のホール素子用増幅器
の実施例を示すブロツク図、第３図はこの発明の
ホール素子用増幅器の具体的な回路構成例を示す
回路図である。 ２……ホール素子、６……負帰還型差動増幅
器、１２，１４……バツフア回路。
Claims (1)
- １ ホール素子とその差動出力を増幅する負帰還
型差動増幅器との間にバツフア回路を設置し、前
記負帰還型差動増幅器の出力が前記ホール素子に
帰還しないようにしたことを特徴とするホール素
子用増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18371383A JPS6075108A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18371383A JPS6075108A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075108A JPS6075108A (ja) | 1985-04-27 |
| JPH0325044B2 true JPH0325044B2 (ja) | 1991-04-04 |
Family
ID=16140652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18371383A Granted JPS6075108A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075108A (ja) |
-
1983
- 1983-10-01 JP JP18371383A patent/JPS6075108A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075108A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850004674A (ko) | 곱셈 회로 | |
| JP3095838B2 (ja) | 増幅回路 | |
| JPH0325044B2 (ja) | ||
| JP2000022451A (ja) | 信号処理回路装置 | |
| JPS6031287B2 (ja) | 電力増幅器 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPH0434843B2 (ja) | ||
| JPH0212053B2 (ja) | ||
| JPS6115621Y2 (ja) | ||
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0253307A (ja) | 低周波増幅回路 | |
| JPS6325768Y2 (ja) | ||
| JP2985835B2 (ja) | オペアンプおよびボルテージフォロア | |
| JPH0370930B2 (ja) | ||
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JPH0241927Y2 (ja) | ||
| JPH04172804A (ja) | 増幅装置 | |
| JPH0152929B2 (ja) | ||
| JPS61157175A (ja) | ペデスタル・クランプ回路 | |
| JPH0219648B2 (ja) | ||
| JPS5840919U (ja) | 増幅器 | |
| JPH04113709A (ja) | スピーカアンプ回路 | |
| JPS60134319U (ja) | 増幅装置 |