JPH03256149A - 故障情報記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、車両等の機器に故障が発生した場合に、そ
の故障情報を記憶させておくための故障情報記憶装置に
関する。

［従来の技術］ 一般に、マイクロコンピュータ（以下、マイコンという
。）を搭載した車両においては、エンジンその他の各部
に故障が発生した場合、故障箇所（故障内容）を記憶し
ておき、故障箇所を修理する際には、記憶内容から故障
箇所を割り出し、これによって適切な修理を行うように
している。したがって、記憶内容は正確なものでなけれ
ばならず、誤った情報を出力することがないようにする
ことが重要である。

ところが、車両に搭載されるマイコンにおいては、イグ
ニッションキーの切断、走行時の振動による電源とマイ
コンとの接続部の緩み等に起因するマイコンの瞬間的切
断（以下、瞬断という。）により、誤った内容が記憶さ
れることがある。

そこで、この出願の発明者は、同一の故障情報を記憶装
置の３つの領域に記憶させ、この３つの記憶内容を比較
することによって記憶内容が正しいものであるか否かを
判断していた。すなわち、３つの記憶領域の記憶内容を
それぞれＡ、Ｂ、Ｃとし、かつＡ、Ｂ、Ｃの順に記憶さ
れるものとした場合、記憶内容を比較すると次の４つの
場合が想定される。

Ａ＝Ｂ＝Ｃ・・・・・・（１） Ａ＝Ｂ≠Ｃ・・・・・・（２〉 Ａ≠Ｂ＝Ｃ・・・・・・（３） Ａ＃Ｂ≠Ｃ・・・・・・（４〉 そして、式（１）の場合には、記憶内容Ａ、Ｂ、Ｃが全
て正しい、式（２）の場合には、記憶内容Ｃか瞬断の影
響により誤って書き込まれた（以下、誤書き込みという
。）もので、記憶内容Ａ、Ｂが正しい、式（３）の場合
には、記憶内容Ａが瞬断の影響により誤って書き込まれ
たもので、記憶内容Ｂ。

Ｃが正しい、式（４）の場合には、記憶内容Ｂが誤書き
込みされたもので、記憶内容Ａが正しい、と判断してい
た。

［発明が解決しようとする課題］ しかしながら、上記のようにして判断する場合には、誤
った記憶内容を正しいものと誤判断することがあった。

すなわち、上記従来の記憶方法においては、故障情報を
記憶装置の３つの記憶領域に単に書き込むだけであるか
ら、各記憶領域に書き込まれた内容が正しいものである
か否かを判断することができない。このため、式（１）
の場合には誤判断の確率は低いものの、式（２）、式（
３）および式（４）の場合には、誤った記憶内容を正し
いものと誤判断することがある。特に、式（４）の場合
には記憶内容Ａ、Ｂ、Ｃのいずれも誤書き込みされた確
率が非常に高（、故障内容を誤って判断する確率も高い
ものとなっていた。

また、瞬断による誤書き込みは経時的に行われるため、
当初式（１）が成立していたにも拘わらず、式（２）、
（３）あるいは式（４）になることがある。

ここで、式（２）、（３）において互いに等しい記憶内
容のいずれも誤書き込みされたものである確率は、式（
４）の記憶内容Ａが誤書き込みされたものである確率よ
りも低い。したがって、式（２）、　（３’）が成立し
ているときに、他と異なる記憶内容を互いに等しい２つ
の記憶内容に訂正し、式（１）が成立するようにしてお
けば、式（４）になるのを阻止し、これによって誤った
記憶内容を正しいものと判断する確率を低くすることが
できる。ところが、上記従来の記憶方法では訂正するこ
とが全く行われておらず、このため誤判断する確率が高
いものとなっていた。

この発明は、上記事情を考慮してなされたもので、記憶
内容が誤書き込みされたものであるか否かを高い確率を
もって判断することができ、したがって故障箇所を誤っ
て判断するのを防止することができ、しかも誤書き込み
された記憶内容を正しいものに訂正することができる故
障情報記憶装置を提供することを目的とする ［課題を解決するための手段］ この発明は、第１図（Ａ）、（Ｂ）、（Ｃ）に示すよう
に、機器１の各部に設置した各種センサ（図示せず）か
ら機器ｌの各部の状態を示す情報が入力され、その入力
情報に基づいて各部の故障を検出する故障検出手段２と
、アドレスが付された複数の記憶領域３ａ、・・・を有
する第１記憶手段３と、この第１記憶手段３のアドレス
と関連するアドレスが付された複数の記憶領域４　ａ　
＋　　・・を有する第２記憶手段４と、前記故障検出手
段２からの故障情報を前記第１記憶手段３のアドレスに
対応させた内容にして対応するアドレスの記憶領域３ａ
に書き込むとともに、同故障情報を前記第２記憶手段４
のアドレスに対応した内容にして対応するアドレスの記
憶領域４ａに書き込む書き込み手段５と、第１および第
２記憶手段３，４の互いに関連するアドレスの記憶領域
３ａ、４ａに書き込まれた故障情報をそれぞれ読み取る
読み取り手段６と、この読み取り手段６によって読み取
られた各故障情報がそれぞれが書き込まれた記憶領域３
ａ、４ａのアドレスと対応しているか否かを判別する判
別手段７と、第１記憶手段３と第２記憶手段４とのいず
れか一方から読み取られた故障情報がアドレスに対応し
、他方から読み取られた故障情報がアドレスに対応して
いないと前記判別手段７によって判断された際に、一方
から読み取られた故障情報を、その故障情報が読み取ら
れた記憶領域３ａ（４ａ）のアドレスと関連する他方の
記憶領域４ａ（３ａ）のアドレスと対応する内容にして
当該アドレスが付された他方の記憶領域４ａ（３ａ）に
書き込む訂正手段８とを備えたことを特徴とするもので
ある。

［作用］ 故障検出手段２は、機器１の各部に設置された各種セン
サからの人力情報に基づいて機器１の各部に故障が発生
しているか否かを検出する。故障が発生していることを
検出すると、故障検出手段２は故障情報を書き込み手段
５に出力する。書き込み手段５では、故障情報を第１お
よび第２記憶手段３，４の各アドレスのいずれかに対応
した内容に変更し、その内容を対応するアドレスの記憶
領域３ａ、４ａにそれぞれ書き込む。この場合、いずれ
の故障情報をいずれのアドレスに書き込むかは予め定め
られている。例えば、故障検出手段２から出力される故
障情報をＡ、、Ａ、・・・とし、それらが書き込まれる
記憶領域３ａのアドレスをそれぞれり、　Ｍ、・・・、
記憶領域４ａのアドレスをそれぞれＬ’Ｍ’、・・・と
すると、故障情報Ａ。

Ａ３．・・は、それぞれＡＬ、Ａ、、・・・に変更され
て第１記憶手段３のアドレスＬ、Ｍ、・・・が付された
記憶領域３　ａ　＋　　３　ａ　＋　・・・それぞれに
書き込まれるとともに、Ａ　Ｌ’　、　Ａ　Ｍ’、・・
・に変更されて第２記憶手段４のアドレスＬ’　、Ｍ’
　、・・・が付された第２記憶領域４ａ、４ａ、　　・
・に書き込まれる。

読み取り手段６は、第１記憶手段３と第２記憶手段４と
の互いに関連するアドレスが付された記憶領域３ａ、４
ａの記憶内容（故障情報）を読み取り、読み取った記憶
内容を判別手段７に出力する。

判別手段７は、２つの故障情報がそれぞれが書き込まれ
た記憶領域３ａ、４ａの各アドレスと対応しているか否
かを判別する。読み取られた２つの故障情報のうちの一
方が記憶領域３ａ（４ａ）のアドレスと対応し、他方が
記憶領域４ａ（３ａ）のアドレスと対応していないもの
と判別手段７が判別した場合には、訂正手段８が故障情
報とアドレスとが対応していない記憶領域の記憶内容を
アドレスと記憶内容とが対応した記憶領域の記憶内容に
基づいて訂正する。

例えば、第１記憶手段３のアドレスＳが付された記憶領
域３ａの記憶内容がアドレスと対応しないＸであり、ア
ドレスＳと関連するアドレスＳ′が付された第２記憶手
段４の記憶領域４ａの記憶内容がアドレスと対応した故
障情報Ａ８′であるものとすると、訂正手段８は故障情
報Ａｓ’　に基づいて第１記憶領域３のアドレスＳが付
された記憶領域３ａの記憶内容をアドレスに対応した故
障情報Ａ８に訂正する。逆に、第１記憶手段３のアドレ
スＴが付された記憶領域３ａにそのアドレスと対応した
故障情報Ａ７が書き込まれ、第２記憶手段４のアドレス
Ｔ′が付された記憶領域４ａにそのアドレスと対応しな
い故障情報Ｙが書き込まれていた場合には、アドレスＴ
′が付された記憶領域４ａの記憶内容をＡＴ′　に訂正
する。

なお、１つの故障情報と１つのアドレスとを対応させる
必要はなく、複数の故障情報をまとめて１つのアドレス
に対応させた内容に変更し、それを対応するアドレスの
記憶領域３ａ、４ａに書き込むようにしてもよい。例え
ば、故障情報Ａ　Ｉ＋Ａ、をまとめてＡＬとし、それを
アドレスＬ、Ｌ’が付された記憶領域３ａ、４ａにそれ
ぞれ書き込むようにしてもよい。

［実施例］ 以下、この発明の一実施例について第２図ないし第９図
を参照して説明する。

第２図はこの発明を実施するための車両制御用のマイコ
ン１０を示すものであり、マイコン１０は中央演算処理
装置（以下、ＣＰＵという）１１およびメモリ１２を備
えている。勿論、マイコンＩＯはそれら以外の構成も備
えているが、周知のものと同様であるので省略しである
。

ＣＰＵ１ｌには、故障検出対象である機器としての車両
（図示せず）の各部に設置された各種のセンサ（図示せ
ず）からそれぞれ情報が入力される。

そして、入力情報から故障検出対象に故障が発生してい
るか否かを検出する。この実施例では、検出対象が２４
種あり、各検出対象に対応して２４種の故障情報がＣＰ
ＵＩＩから出力されるとともに、以下に詳述するように
してメモリ１２に書き込まれる。

メモリ１２は、第３図ないし第５図に示すように、００
０．、（以下、下部室Ｈは１６進数を示す）から７ＦＦ
、（１０進数で２０４７）までのアドレスが付された記
憶領域１２ａ、・・を有する８ビツトのＥ　Ｅ　Ｐ　Ｒ
ＯＭ（Ｅ　１ｅｃｔｒｉｃａｌｌｙ　　Ｅ　ｒａｓａｂ
ｌｅ　Ａ　ｎｄ　Ｐ　ｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ
）が用いられている。この場合、メモリ１２は、メイン
ブロック（第１記憶手段０３とサブブロック（第２記憶
手段）１４とに仮想的に区画され、さらにメインブロッ
ク１３は第１、第２および第３のメインブロック１３Ａ
、１３Ｂ、１３Ｃに、サブブロック■４は第１゜第２お
よび第３のサブブロック１４Ａ、１４８１４Ｃにそれぞ
れ仮想的に区画されている。

メインブロック１３とサブブロック１４とには、後述す
るように、互いに関連するアドレスが付された記憶領域
１２ａ、１２ａに同一の故障情報（記憶内容は異なる。

）を記憶させるようにしている。

これは、メインブロック１３とサブブロック１４との互
いに関連するアドレスが付された記憶領域１２ａ、１２
ａの記憶内容のいずれか一方が瞬断等によって誤書き込
みされたものと判断された場合に、他方にもとづいて一
方を訂正するためのものである。

また、メインおよびサブブロック１３．１４をそれぞれ
３つのブロックに区画したのは次の理由による。すなわ
ち、メモリ１２の各記憶領域１２ａは８ビツトを有して
おり、各ビットが１つの故障情報を表す。しかるに、記
憶すべき故障情報は２４種ある。そこで、メインブロッ
ク１３を第１、第２および第３のメインブロック１３Ａ
　　１３８１３Ｃに区画し、それぞれ８種の故障情報を
記憶させるようにしている。この点は、サブブロック１
４についても同様である。

また、各ブロック１３Ａ−１４Ｃには、次のようにして
故障情報が書き込まれる。

いま、２４種の故障情報をそれぞれに、、に、。

・・・＋Ｋｔ４とすると、故障情報に１〜に８が第１メ
インブロツク１３Ａに、故障情報に９〜ＫＩ８が第２メ
インブロツク１３Ｂに、故障情報に１７〜に！４が第３
メインブロツク１３Ｃにそれぞれ書き込まれる。　まず
、第１メインブロツク１３Ａに対する書き込みについて
述べると、故障情報に、〜に８は、第４図に示すように
、各記憶領域１２ａの最寄側の桁から順次対応しており
、各故障情報は記憶領域１２ａの各桁を１からＯに変換
することによって書き込まれる。また、複数の故障情報
により、各故障情報に対応した桁が１からＯに変換され
る。

例えば、故障情報に２により記憶領域１２Ｈの記憶内容
が （１１１１１１１１１）から （１１１１１１１０１） に書き換えられる。つまり記憶情報に、が書き込まれる
。また、記憶情報に、、に３により、記憶領域１２ａの
記憶内容が （１１１１１１００１）に書き換えられる。

この書き換えは、記憶内容に対応したアドレスの記憶領
域１２ａについてだけ行われるのであり、記憶内容とア
ドレスとは次のような一定の規則に従って関係付けられ
ている。

いま、（１１１１１１０１）を反転させると、（０００
０００１０）になる。これを２進数の数とみなすと、１
０Ｂ（以下、下添字Ｂは２進数を示す。）であり、１６
進数の２□（以下、下添字Ｈは１６進数を示す。）にな
る。そして、００２Ｈのアドレスが付された記憶領域１
２ａに（１１１１１１０１）が書き込まれる。同様に、
故障情報かに８であれば、（１０００００００）が０８
０．のアドレスが付された記憶領域１２ａに書き込まれ
る。

また、故障情報に、が発せられた後に、故障が発生し、
その故障に対応する故障情報かに３である場合には、故
障情報に２．に３によって表される内容は、（１１１１
１００１）てあり、これを反転すると（０００００１１
０）になる。これは、１１０、、であり、６．である。

したがって、アドレス００６、の記憶領域１２ａに（１
１１１１００１）が書き込まれる。同様に、故障情報に
、が発せられた後に故障情報に８が発せられた場合には
、アドレス０８２の記憶領域に（０１１１１１０１）が
書き込まれる。さらに、故障情報に、〜に８が全て発せ
られた場合には、アドレスＯＦＦ□の記憶領域１２ａに
（００００００００）が書き込まれる。

なお、以上の内容から明らかなように、第１メインブロ
ツク１３Ａは、アドレス０ＯＯＩ（〜ＯＦＦ、までであ
る。以下、１００．〜］、　Ｆ　Ｆ、までが第２メイン
ブロック１３Ｂ、２００．、〜２　Ｆ　Ｆ　＋１まてが
第３メインブロック１３Ｃ，３００，〜３ＦＦＨまでが
第１サブブロック１４Ａ、４００．〜４ＦＦ、までか第
２サブブロック１４Ｂ、５０’Ｏ，〜５ＦＦ、までが第
３サブブロツク１４Ｃとされており、アドレス６００□
〜７　Ｆ　Ｆ　ｎまでの記憶領域１２ａは不使用領域に
なっている。

また、故障情報が書き込まれた記憶領域］、　２　Ｈの
うちアドレス数の最も大きい記憶領域１２　ａは、過去
に発生した全ての故障情報が書き込まれることになる。

したがって、第１メインブロツク１３Ａの記憶内容を取
り出す場合には、アドレスＯＦＦ□からアドレス０００
．へ向かって順次読み取るようにすれば、最初に故障情
報が読み取られた記憶領域１２ａの記憶内容によって過
去に発生した全ての故障情報が得られることになる。こ
の点は、以下に述べる第２および第３メインブロック１
３Ｂ、１３Ｃについても同様である。

また、第２メインブロツク１３Ｂへの書き込みについて
は、故障情報に９〜に１８が記憶領域１２ａの最寄側の
桁から順次対応しており、故障情報に９〜に１１１によ
り上記と同様にして表される数と、第２メインブロツク
の３桁のアドレス（１００，〜ＩＦＦ、）のうちの下２
桁の数とが一致するアドレスの記憶領域に、故障情報が
書き込まれる。

第３メインブロツク１３Ｂについても同様である。

次に、第１サブブロツク１４Ａへの書き込みについて説
明すると、第１サブブロツク１４Ａには、第１メインブ
ロツク１３Ａに書き込まれた故障情報に関する記憶内容
を反転して得られる２進数から１だけ差し引いて得られ
た２進数が記憶領域１２ａに書き込まれる。この場合、
書き込まれる記憶領域１２ａのアドレスは、第１メイン
ブロツク１３ａの記憶領域１２ａのアドレスの下２桁と
一定の関連を持たせている。すなわち、内容的に同一で
ある（上記のように形態は異なる）故障情報は、下２桁
が等しいアドレスが付された第１メインブロツク１３Ａ
と第１サブブロツク１４Ａとの各記憶領域１２ａ１２Ｈ
に書き込まれる。

例えば、第４図に示すように、第１メインフロツク１３
ＡのアドレスＯＯ２、、の記憶領域１２ａに（１１１１
１１０１）が書き込まれている場合には、これを反転し
てｌだけ差し引くことにより、（００，０００００１）
が得られる。そして、これが第１サブブロツク１４Ａの
アドレス３０２　、、を有する記憶領域１２ａに書き込
まれる。

第２、第３サブブロック１４Ｂ、１４Ｃについては、第
２、第３メインブロツクの記憶内容が上記と同様にして
それぞれ書き込まれる。

なお、この実施例ではＥＥＦＲＯＭが用いられており、
それにおいては各ビットの定常状態が１であるため、１
からＯへ変換しているが、定常状態がＯであるものでれ
ばＯからｌへ変換するようにしてもよい。この場合には
、メインブロック１３Ａ、１３Ｂ、１３Ｇの記憶内容を
そのまま２進数とみなし、これを対応するアドレスの記
憶領域１２Ｈに書き込めばよい。サブブロック１４Ａ。

１４Ｂ、１４Ｃに対しては、メインブロック１３Ａ〜１
３Ｃの記憶内容から１だけ差し引き、それを対応する記
憶領域１２Ｈに書き込めばよい。

また、メインブロック１３とサブブロック１４との各記
憶領域１２ａのうち、過去に発生した全ての故障情報が
書き込まれた記憶領域１２Ｈについては、メインブロッ
ク１３とサブブロック１４とのいずれか一方の記憶領域
１２Ｈに書き込まれた故障情報がアドレスと対応し、他
方の記憶領域１２ａに書き込まれた故障情報がアドレス
と対応していない場合には、アドレスと故障情報とが対
応しない他方の記憶領域１２Ｈの記憶内容が、アドレス
と故障情報とが対応する一方の記憶領域１２ａの記憶内
容に基づいて訂正される。

例えば、第１メインブロツク１３Ａのアドレスが００８
１（である記憶領域１２ａに、過去に発生した全ての故
障情報が書き込まれていたものとする。第４図において
、アドレス００８．の記憶内容は、（１１１１０１１１
）であり、アドレスと対応している。アドレス０Ｏ８Ｈ
と関連するサブブロック１４Ａのアドレス３０８□が付
された記憶領域１２ａの記憶内容は、（００００１００
０）てあり、アドレスと対応していない。この場合には
、アドレス００８．の記憶内容に基づいてアドレス３０
８、の記憶内容がアドレス３０８Ｈと対応するよう、（
０００００１１１）に訂正される。

勿論、第２．第３メインブロック１３Ｂ、１３Ｃと第２
．第３サブブロック１４Ｂ、１４Ｇについても同様であ
る。また、第ｎサブブロック１４Ａ、１４Ｂ、１４Ｃに
書き込まれた故障情報がアドレスと対応し、第ｎメイン
ブロック１３Ａ、１３Ｂ、１３Ｃに書き込まれた故障情
報がアドレスと対応していない場合には、第ｎサブブロ
ック１４Ａ〜１４Ｃに書き込まれた記憶内容に基づいて
第ｎメインブロック１３Ａ〜１３Ｃに書き込まれた記憶
内容が訂正される。

上記のようなメモリ１２への書き込みおよび訂正は、所
定のプログラムにしたがって行われる。

以下、メモリ１２への書き込みおよび訂正について第６
図以降に示すフローチャートに基づいて説明する。

第６図は、書き込みおよび訂正処理のメインルーチンを
示すものであり、プログラムのスタート後、ステップ１
０１においてメモリクリアスイッチ（図示せず）がＯＮ
状態になっているか否かが判断される。メモリクリアス
イッチは、メモリ１２の記憶内容を全て初期状態にする
ためのものであり、メモリクリアスイッチがＯＮ状態で
あれば、つまりメモリクリアスイッチが操作者によって
ＯＮ操作されていれば、ステップ１０２においてメモリ
クリアが実行される。このメモリクリアは、ＥＥＰＲＯ
Ｍに対する周知のメモリクリア方法が採用されている。

しかも、この発明の要旨でもないので、簡単に説明する
と、いわゆるページライトモードで１６バイトずつ行わ
れる。そして、メモリクリアが９６（−６００，／１６
）回行われることにより、メモリ１２全体がクリアされ
る。

なお、メモリ１２全体がクリアされるまでの間は、メモ
リクリアスイッチをＯＮ操作しておく必要があるが、そ
の時間は３秒程度である。

メモリクリアスイッチがＯＮ操作されていなければ、ス
テップ１０３においてメモリ１２の検索が行われる。

メモリ検索は、詳細を後述するように、メモリ１２から
最新でかつ正しい故障情報の読み出し、その故障情報の
ＣＰＵが処理可能なＲＡＭ（ランダムアクセスメモリ）
等に対する書き込み、および故障情報の訂正が行われる
。

メモリ検索が終了すると、現時点において故障が発生し
ているか否かが判断される（ステップ１０４）。

現時点で故障がある場合には、ステップ１０５において
メモリ更新が行われる。メモリ更新は、後述するように
、過去に発生した全故障と現時点での故障が異なる場合
に、過去の故障に現時点での故障を加え、それを対応す
るアドレスに書き込むものである。

ステップ１０２におけるメモリクリアが終了した場合、
ステップ１０４における判断が否定判断である場合、お
よびステップ１０５におけるメモリ更新が終了した場合
には、プログラムが終了する。

上記メモリ検索は、第７図に示すフローチャートに基づ
いて実行される。このフローチャートに示すように、ま
ずステップ２０１で第１メインブロツク１３Ａのアドレ
スカウンタの初期化が行われ、アドレスカウンタの値ｎ
が０ＦＦＨとされる。

次に、第１メインブロツク１３Ａおよび第１サブブロツ
ク１４Ａの読み取りが行われる（ステップ２０２）。こ
の読み取りは、詳細を後述するように、第１メインブロ
ツク１３Ａについてはアドレスカウンタによって指示さ
れるアドレスが付された記憶領域１２ａについて行われ
、第１サブブロツク１４Ａについては読み取られる第１
メインブロツク１３Ａの記憶領域１２ａのアドレスと関
連するアドレスが付された記憶領域１２ａについて行わ
れる。この場合、アドレスカウンタの値は第１メインブ
ロツク１３Ａおよび第２メインブロツク１４Ａの１つの
記憶領域１２ａを読み取ると、１だけデクリメントされ
る。したがって、読み取りは、アドレスＯＦＦ、からア
ドレス０００．へ向かって順次行われる。そして、読み
取りは、第１メインブロツク１３Ａと第１サブブロツク
１４Ａとの少なくとも一方から有効な故障情報が最初に
読み取られるまで続けられる。

有効な故障情報は、ステップ２０３において、ＣＰＵＩ
Ｉが使用可能なメモリ（勿論メモリ１２とは異なるメモ
リ）に故障データとして書き込まれる（セーブされる）
。ここで、故障データとしたのは、説明の便宜上、メモ
リ１２に書き込まれた故障情報と区別するためのもので
ある。また、故障データは、故障情報の読み取り順序お
よび前述したメモリ１２に対する故障情報の書き込み態
様から明らかなように、現在までに発生した全ての故障
情報を含むものであり、最新のものである。

そこで、以下においては故障データを最新故障データと
称し、この最新故障データに対応する故障情報を最新故
障情報と称する。

以下、同様にしてアドレスカウンタの初期化（ｎ−１Ｆ
Ｆ、）、第２メインブロツク１３Ｂおよび第２サブブロ
ツク１４Ｂの最新故障情報の読み取り、並びにセーブが
行われ（ステップ２０４，２０５゜２０６）、その後ア
ドレスカウンタの初期化（ｎ＝２　Ｆ　Ｆ　、）、第３
メインブロツク１３Ｇおよび第３サブブロツク１４Ｃの
最新故障情報の読み取り、並びにセーブが行われる（ス
テップ２０７，２０８．２０９）。

最新故障情報の読み取りは、第８図に示すフローチャー
トに基づいて行われる。

ステップ３０１においてメインブロック１３の故障情報
の読み取りが行われる。この読み取りは、記憶領域１２
ａ毎に行われるものであり、アドレスカウンタの値ｎと
同一のアドレスが付された記憶領域１２ａについて行わ
れる。この場合、ステップ２０２における読み取りであ
れば、ステップ２０１においてアドレスカウンタの初期
化（ｎ−〇ＦＦ、）が行われているので、最初の読み取
りは第１メインブロツク１３ＡのアドレスＯＦ　Ｆ　ｏ
が付された記憶領域１２ａについて行われる。

なお、以下においては、第１メインブロツク１３Ａと第
１サブブロツク１４Ａとについてのみ説明することとし
、第２．第３メインブロック１３Ｂ、１３Ｇおよび第２
．第３サブブロツクについてはその説明を省略する。

次に、ステップ３０２において、第１サブブロツク１３
Ｂの読み取りが行われた記憶領域１２Ｈのアドレスと関
連するアドレスが付された第１サブブロツク１４Ａの記
憶領域１２ａの読み取りが行われる。勿論、最初の読み
取りは、アドレス３ＦＦ、が付された記憶領域１２ａに
対して行われる。

次に、第１メインブロツク１３Ａから読み取った故障情
報が有効であるか否かが判断される（ステップ３０３）
。故障情報が有効であるか否かは、故障情報とそれが読
み取られた記憶領域１２ａのアドレスとが対応している
か否かよって判断される。例えばアドレスが００８．で
あるのに対し、そこに書き込まれた故障情報が （１１１１０１１１）である場合には、故障情報は有効
であり、それ以外の場合には有効でないものと判断され
る。

第１メインブロツクＬ４Ａの故障情報が有効でなければ
、ステップ３０４において第１サブブロツク１４Ａから
読み取った故障情報が有効であるか否かか判断される。

この判断も故障情報とアドレスとの対応関係に基づいて
行われる。

第１サブブロツク１４Ａの故障情報が有効でなければ、
つまり第■メインブロック１３Ａの故障情報と第１サブ
ブロック１．４　Ａの故障情報との両者が有効でなけれ
ば、ステップ３０５においてアドレスカウンタが更新さ
れる。この更新は、アドレスカウンタの値を１だけデク
リメントすることによって行われる。そして、ステップ
３０６において、１だけデクリメントされた後のアドレ
スカウンタの値ｎがＯであるか否かが判断される。

ｎｅｏであれば、ステップ３０１へ戻り、アドレスカウ
ンタの値ｎと同一のアドレスが付された第１メインブロ
ツク１３Ａの記憶領域１２Ｈの読み取りが行われるとと
もに、それと関連するアドレスが付された第１サブブロ
ツク１４Ａの記憶領域１２ａの読み取りが行われる。以
下、ステップ３０３またはステップ３０４の判断か肯定
判断になるまで、つまり第■メインブロック１３Ａから
読み取られた故障情報と第１サブブロツク１４Ａから読
み取られた故障情報のいずれかが有効であると判断され
るまで繰り返される。

なお、読み取りを繰り返してアドレスカウンタの値ｎが
Ｏになった場合、つまりステップ３０６の判断が肯定判
断になった場合には、第１メインブロツク１３Ａと第１
サブブロツク１４Ａとのいずれにも有効な故障情報が書
き込まれていないのであり、第１メインブロツク１３Ａ
と第１サブブロツク１４Ａとの読み取りが終了し、第２
メインおよびサブブロック１３Ｂ、１４Ｂの読み取り、
第３メインおよびサブブロック１３Ｃ１４Ｃの読み取り
が、第７図に示すフローチャートにしたがって行われる
。

ステップ３０４における判断が肯定判断である場合には
、第１サブブロツク１４Ａから読み取られた故障情報に
基づき、第１メインブロツク１３ａの記憶領域１２Ｈの
記憶内容の訂正が行われる。

勿論、訂正が行われる記憶領域１２ａは、有効な故障情
報が読み取られた第１サブブロツク１４Ａの記憶領域１
２ａに付されたアドレスと関連するアドレスが付された
第１メインブロツク１３Ａの記憶領域１２ａである。そ
して、有効な故障情報は、前述したように、ステップ２
０３において最新故障データとしてメモリに書き込まれ
る。

なお、最新故障データは、それが読み取られたメインブ
ロックまたはサブブロック毎にメモリに書き込まれる。

上記ステップ３０３における判断が肯定判断である場合
、つまり第１メインブロツク１３Ａから読み取られた故
障情報が有効である場合には、ステップ３０８において
第１サブブロツクから読み取られた故障情報が有効であ
るか否かが判断される。

有効であれば、第１メインブロツク１３Ａの故障情報ま
たは第１サブブロツク１４Ａの故障情報が最新故障デー
タとされる。

有効でなければ、ステップ３０９において、第１サブブ
ロツク１４Ａの訂正が行われるとともに、有効な故障情
報が最新故障データとされる。

また、上記メモリ更新は、第９図に示すフローチャート
に基づいて実行される。

まず、ステップ４０１において、メインブロックカウン
タが初期化（ｎ−１）される。次に、メインブロックカ
ウンタによって指示される第ｎメインブロックから読み
取られた最新故障データが取り出される（ステップ４０
２）。勿論、最初に取り出される最新故障データは、ス
テップ４０１においてメインブロックカウンタの値ｎが
１になされているから、メインブロックカウンタ第１メ
インブロツク１３Ａから読み取られた最新故障データが
取り出される。

次に、現在発生している故障データのうち第ｎメインブ
ロックに書き込まれるべき故障データ（以下、現在故障
データという。）が取り出される（ステップ４０３）。

なお、現在故障データは、新たな故障が発生する度に、
しかもその故障情報が書き込まれるべきメインブロック
毎に、ＣＰＵ１１が処理可能なＲＡＭ等のメモリに予め
書き込まれている。

その後、最新故障データと現在故障データとのオア（論
理和）が取られる（ステップ４０４）。この場合、現在
故障データが最新故障データに含まれていなければ、現
在故障データか最新故障データに加えられる。勿論、現
在故障データが最新故障データに既に含まれているなら
ば、それが最新故障データにさらに加えられることはな
い。次に、現在故障データが加えられた最新故障データ
と、現在故障データか加えられる直前の最新故障データ
との比較がなされ、故障が増加したか否かが判断される
（ステップ４０５）。

故障が増加していなければ、メインブロックカウンタの
値ｎが１だけインクリメントされる（ステップ４０６）
。インクリメントされた結果、メインブロックカウンタ
の値ｎが４になっているか否かが判断される（ステップ
４０７）。ｎ＝４であればプログラムが終了するが、ｎ
が２または３の場合には、ステップ４０２へ戻り、ステ
ップ４０５までを繰り返す。つまり、第２．第３メイン
ブロック１３Ｂ、１３ｃに書き込まれるべき故障として
、新たな故障が発生しているか否かが判断される。

一方、ステップ４０５において故障が増加しているもの
と判断されると、最新故障データに現在故障データを加
えた故障データに基づき、その故障データが書き込まれ
るべきアドレスが設定される（ステップ４０８）。例え
ば、書き込まれるべき故障データが（００１００１０１
）であれば、アドレスはｍ２５．（ｍ＝ｎ−１）になる
。ここで、ｒｎＪはメインブロックカウンタの値である
。したかって、アドレス設定は、メインブロックカウン
タの値に応じて第１．第２．第３メインブロツク（サブ
ブロック）のいずれかに対して行われる。

次に、メモリ１２に対して書き込むべき故障情報の設定
が行われる（ステップ４０９）。故障情報の設定は、故
障データを反転することによって行われるものであり、
上記の例であれば、故障情報は（１１０１１０１０）に
なる。この故障情報は、上記のようにして設定されたア
ドレスに書き込まれる（ステップ４１０）。

次に、第ｎサブブロックに対する書き込みアドレスが設
定される（ステップ４１１）。書き込むべきアドレスは
、メインブロックに書き込まれた記憶領域のアドレスと
関連するアドレスか設定される。例えば、上記の例であ
れば、アドレスはに２５Ｈ（ｋ＝ｍ＋３）と設定される
。

次に、ステップ４１２において、第ｎサブブロックに書
き込むべき故障情報の設定が行われる。

これは、ステップ４０９において設定された故障情報を
反転して得られる２進数からｌを差し引いた値を書き込
むべき故障情報とするものである。

例えば上記の例であれば、（１１０１１０１０）を反転
して（００１００１０１）とし、これから１を差し引い
て、（００１００１００）を得る。このようにして設定
された故障情報は、ステップ４１１において設定された
アドレスの記憶領域１２ａに書き込まれる（ステップ４
１３）。

次に、メインブロックカウンタ更新が行われる（ステッ
プ４１４）。これは、ステップ４０８と同様に行われる
。その後、メインブロックカウンタの値ｎが４であるか
否かが判断される（ステップ４１５）。ｎ＝４であれば
、ステップ４０２に戻り、他の第ｎメインブロックおよ
び第ｎサブブロックに対する故障情報の更新が行われる
。一方、ｎ＝４であれば、このサブルーチンが終了する
。

上記の記憶装置においては、記憶内容（故障情報）とそ
れが書き込まれる記憶領域１２Ｈのアドレスとを対応さ
せているから、瞬断等の影響によって誤った情報が記憶
領域１２ａに書き込まれた場合には、それが誤書き込み
されたものであるか否かを記憶内容とアドレスとから容
易に判別することができる。したがって、故障箇所を誤
って判断するのを防止することができる。勿論、誤った
故障情報がそれと対応するアドレスに書き込まれる確率
は零ではないが、その確率は非常に低い。

したがって、誤った故障データを正しいものと判断する
確率は、従来のものに比して大幅に小さくすることがで
きる。

また、この実施例の記憶装置においては、新たに発生し
た故障情報を過去に発生した故障情報に加えて書き込む
ようにしているから、１つのメインブロック内の全ての
故障情報を取り出し、最も情報数の多い記憶内容から次
に情報数の多い記憶内容を差し引き、これを順次繰り返
すことにより、故障が発生した順序を知ることができる
。これは、故障の因果関係を解明する上で重要である。

なお、故障の発生順序は、同一の第ｎメインブロックに
書き込まれる故障についてのみ知ることができ、異なる
第ｎメインブロック間の故障の発生順序については知る
ことができない。これは、故障の検出対象が２４種ある
のに対し８ビツトのメモリを用い、２４種の故障情報を
３つの群に区分するとともに、３つの群を３つの第ｎメ
インブロックそれぞれ書き込むようにしているためであ
る。しかし、故障検出対象と同数のビット数を有するメ
モリを用いれば、全ての故障の発生順序を知ることがで
きる。

さらに、第ｎメインブロック１３Ａ（１３Ｂ。

１３Ｃ）と第０サブブロツク１４Ａ（１４Ｂ、１４Ｃ）
とのいずれか一方の故障情報が有効くアドレスと故障情
報とが対応している）であり、他方が有効でない場合に
は、一方に基づいて他方を訂正し、両者を常に内容的に
一致させるようにしているから、この記憶装置から故障
情報を読み取った際に、誤った情報を正しいものと誤判
断する確率をより一層低下させることができる。

なお、上記の実施例においては、故障の発生順序をも解
明し得るよう、過去に発生した故障に新たに発生した故
障を加えるようにしているが、故障の発生順序を解明す
る必要がない場合には、新たに発生した故障だけをアド
レスに対応した態様にして書き込むようにしてもよい。

［発明の効果］ 以上説明したように、この発明の故障情報記憶装置によ
れば、故障情報を第１および第２記憶手段の各アドレス
に対応させた内容にして対応するアドレスの記憶領域に
それぞれ書き込むようにしているから、記憶内容（故障
情報）が誤書き込みされたものであるか否かを高い確率
をもって判断することができ、その分だけ故障箇所を誤
って判断する確率を低くすることができる。しかも、第
１゜第２記憶手段のいずれかに書き込まれた故障情報が
有効でない場合には、それを有効な故障情報に基づいて
訂正するようにしているから、記憶内容が誤書き込みさ
れたものであるか否かをより一層高い確率をもって判断
することができ、ひいては故障箇所を誤って判断するの
を高い確率をもって防止することができるという効果が
得られる。

【図面の簡単な説明】

第１図（Ａ）はこの発明の特許請求の範囲に対応した構
成を示すブロック図、第１図（Ｂ）、（Ｃ）はそれぞれ
第１．第２記憶手段の内容を模式的に示す図、第２図な
いし第９図はこの発明の一実施例を示すもので、第２図
はその概略構成図、第３図はメモリの内容を示す図、第
４図はメモリのメインブロックにおけるア、ドレスとそ
のアドレスが付された記憶領域の記憶内容とを示す図、
第５図はメモリのサブブロックにおけるアドレスとその
アドレスが付された記憶領域の記憶内容とを示す図、第
６図は故障情報をメモリに書き込むとともに訂正するた
めのプログラムのうちのメインルーチンを示すフローチ
ャート、第７図はメモリ検索用サブルーチンを示すフロ
ーチャート、第８図は最新故障情報読み取り用サブルー
チンを示すフローチャート、第９図は故障情報更新用サ
ブルーチンを示すフローチャートである。 ■・・・機器、２・・・故障検出手段、３・・・第１記
憶手段、３ａ、４ａ・・・記憶領域、４・・・第２記憶
手段、５・・・書き込み手段、６・・読み取り手段、７
・・・判別手段、８・・・訂正手段、１１・・・中央演
算処理装置、１２・・・メモリ、１２ａ・・・記憶領域
、１３・・メインブロック（第１記憶手段）、１４・・
サブブロック（第２記憶手段）。

Claims (1)

【特許請求の範囲】
1. 機器の各部の故障を検出する故障検出手段と、アドレス
   が付された複数の記憶領域を有する第１の記憶手段と、
   この第１の記憶手段の各アドレスと関連するアドレスが
   それぞれ付された複数の記憶領域を有する第２記憶手段
   と、前記故障検出手段からの故障情報を、前記第１記憶
   手段のアドレスに対応させた内容にして対応するアドレ
   スの第１記憶手段の記憶領域に書き込むとともに、故障
   情報が書き込まれた第１記憶手段の記憶領域のアドレス
   と関連する第２記憶手段のアドレスと対応する内容にし
   て対応するアドレスが付された第２記憶手段の記憶領域
   に書き込む書き込み手段と、第１および第２記憶手段の
   互いに関連するアドレスの記憶領域に書き込まれた故障
   情報をそれぞれ読み取る読み取り手段と、この読み取り
   手段によって読み取られた各故障情報がそれぞれが書き
   込まれた記憶領域のアドレスと対応しているか否かを判
   別する判別手段と、第１記憶手段と第２記憶手段とのい
   ずれか一方から読み取られた故障情報がアドレスに対応
   し、他方から読み取られた故障情報がアドレスに対応し
   ていないと前記判別手段によって判断された際に、一方
   から読み取られた故障情報を、その故障情報が読み取ら
   れた記憶領域のアドレスと関連する他方の記憶領域のア
   ドレスと対応する内容にして当該アドレスが付された他
   方の記憶領域に書き込む訂正手段とを備えたことを特徴
   とする故障情報記憶装置。