JPH03261575A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ａ）　　一実施例の説明（第２図、第３図）（ｂ）　
　他の実施例の説明 発明の効果 〔概要〕 イメージデータメモリから原イメージデータを読出し２
画像処理回路が画像処理して処理データをラスターイメ
ージメモリに書込む画像処理装置（＝関し。

画像処理回路の待ち時間を短縮し２画像処理速度を向上
することを目的とし。

原イメージデータな格納するイメージデータメモリと、
ｌ＊原イメージデータを画像処理する画像処理回路と該
画像処理されたデータをラスターイメージメモリ（二書
込む書込制御回路とを有する画像処理装置において、該
イメージデータメモリと該画像処理回路との間に入力用
ファーストイン・ファーストアウトメモリを設けるとと
もに、該画像処理回路と該書込制御回路との間に出力用
ファーストイン・ファーストアウトメモリを設けた。

〔産業上の利用分野〕

本発明は、イメージデータメモリから原イメージデータ
を読出し９画像処理回路が画像処理して処理データをラ
スターイメージメモリに書込む画像処理装置に関する。

近年、イメージデータ（画像データ）の処理が種々の分
野で利用されている。

例えば、ページプリンタでは、圧縮されたオーバレイデ
ータな伸長処理して、ラスターデータを得るようにして
いる。

このような画像処理では、高解像度の要求に伴ない処理
するデータ量も何方バイト乃至何十万バイトと膨大とな
り２画像処理の高速化が求められている。

〔従来の技術〕

第４図は従来技術の説明図である。

例えば、プリンタの画像処理であるオーバレイデータの
展開処理においては、第４図（４）のように構成されて
いた。

制御部（ＭＰＵ）１０がオーバレイメモリ１１から必要
な圧縮オーバレイデータをイメージデータメモリ１２に
読み出し、伸長回路１３をスタートさせる。

伸長回路１３は、イメージデータメモリ１２から圧縮デ
ータを読み出し、伸長処理して伸長データをラインバッ
ファ１４に書き込む。

書込回路１５は、ラインバッファ１４の伸長データを読
出し、ラスターイメージメモリ１６に書込む０ ラスターイメージメモリ１６は、８１９２ビツトを１ラ
インとし、３２ライン書込まれると。

３２ライン分のデータを図示しないページメモリである
ピクトマツプメモリ（図示せず）に転送する。

このような構成において、伸長処理と書込処理を並行動
作させるため、ラインバッファ１４として、１６ライン
分のバッファを２つ設け、一方を伸長回路１３の書込み
に用いている間、他方な書込回路１５の読出しに用いる
ようにしていた。

〔発明が解決しようとする課題〕

このような画像処理においては、伸長回路１３等の画像
処理回路は、ＬＳＩ化、１チツプ化によって高速化が図
られている。

ところが２画像データが膨大になるにつれてメモリのア
クセス回数も増え、メモリの入出力処理の時間が問題と
なってきた。

即ち、伸長回路１３がイメージデータメモリ１２から１
バイトの圧縮データを読み出すのに。

第４図（ロ）に示すようにデータリクニス）ＤＲＱをメ
モリ１２に発し、メモリ１２はこれによって次のアドレ
スのデータをアクセスし、読み出していたＯ メモリ１２は、１メガバイトも有り、しかも安価に構成
するため、ＤＲＡＭ（ダイナミック・ランダム・アクセ
ス・メモリ）で構成しているので。

１バイトのデータを読み出すのに時間がかかる。

又、伸長回路１３の出力側でも、第４図（ｑのように、
伸張処理しながら、ラインバッファ１４に誉込み（Ｌ　
Ｂ　Ｗｒｉｔｅ　）　、　　ラインバッファ１４の片方
の１６ラインパツフアに１６ライン分処理データを書込
むと、伸長回路１３は停止し、ラインバッファ１４から
ＭＰＵｌ０に割込みＩＲＱが発生される。

ＭＰＵｌ０は、ラインバッノ１１４の他方の１６ライン
バツフ１の書込回路１５の読出しくＬＢ　Ｒｅａｄ　）
が済んだかをエンド信号ＥＮＤにより調べ、読出し終了
まで待ってから、書込回路１５へ読出しアドレス等をセ
ットし、伸長回路１３を起動していた。

このため、ラインバッファ１４の切換えに伴ない、伸長
回路１３が停止してから再起動されるまでのオーバーヘ
ッド時間が発生し、書込回路１５のメモリ１６への書込
み動作によってオーバーヘッド時間が長くなる。

このように、従来技術では、伸長回路１３等の画像処理
回路の入出力側でのメモＩ７１２　、１６への入出力処
理によって１画像処理回路の待ち時間が長くなり２画像
処理速度が低下するという問題があった。

従って２本発明は２画像処理回路の待ち時間を短縮し１
画像処理速度を向上することのできる画像処理装置を提
供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図に示すように、原イメージデータを格
納するイメージデータメモリ１２と、該原イメージデー
タを画像処理する画像処理回路１３と該画像処理された
データをラスターイメージメモリ１６に書込む書込制御
回路１５とを有する画像処理装置において、該イメージ
データメモリ１２と該画像処理回路１３との間に入力用
ファーストイン・ファーストアウトメモリ１７を設ける
とともに、該画像処理回路１３と該書込制御回路１５と
の間に出力用ファーストイン・ファーストアウトメモリ
１８を設けたものである。

〔作用〕

本発明は２画像処理回路１３の入出力側にファーストイ
ン・ファーストアウトメモリ（ＦＩＦＯメモリという）
１７．１８を設け、入力側のメモリ１２の読出しと非同
期でデータを読出しでき。

出力側のメモリ１６への書込みと非同期で処理データを
出力できるよう；二した。

即ち２画像処理回路１３は、ＦＩＦＯメモリ１７に蓄え
られたイメージデータメモリ１２のデータを読めばよい
ので、入力の待ちがなく、高速にデータ入力できる。

又１画像処理回路１３は、ＦＩＦＯメモリ１８に処理デ
ータを書込めばよく、ラスターイメージメモリ１６への
書き込みによらす、出力でき、出力の待ちがなく、高速
にデータ出力ができる。

従って２画像処理回路１３は、メモリの動作を気にせず
、非同期で動作でき、最速の動作で画像処理できる。

〔実施例〕

（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図である。

図中、第１図及び第４図で示したものと同一のものは、
同一の記号で示しである。

Ｍ　Ｐ　Ｕ　（−ｒイクロプロセッサ）１０は２画像処
理装置全体の制御を行なうものであり、各部のレジスタ
のセット、起動、エラー処理等を行ない。

ＭＰＵバス３１を介しオーバレイメモリ１１　（ｉ４図
囚）、ＭＰＵ−ＢＵＳ制御部２０等を制御するもの、イ
メージデータメモリ（ＩＤＢ）１２は。

メモリバス３０を介しオーバレイメモリ１１と接続され
、ＭＰＵｌ０で指示したオーバレイデータ（圧縮データ
）がオーバレイメモリ１１から転送され、格納するもの
であり、ＩＤＢ制御部１２ａの制御により、格納した圧
縮データを入力ＦＩＦ０１７へ転送するものである。

入力ＰＩＦＯ１７は、５１２バイトの容量を持ち、ＦＩ
ＦＯ制御部１７ａの制御で、イメージデータメモリ１２
の圧縮データを取り込み格納するもの、伸長回路１３は
、伸長入出力制御部１３Ｈの制御で、入力ＦＩＦＯ１７
の圧縮データを読込み、伸長処理してラスタスキャンデ
ータに変換し。

出力Ｆ　Ｉ　Ｆ　０１．８に出力するもの、出力Ｆ　Ｉ
　Ｆ　Ｏ１８は、５１２バイトの容量を持ち、ＦＩＦＯ
制御部１８ａの制御で、伸長回路１３の出力データを取
込むものである。

Ｒ−ＢＵＳ制御部１５は、書込制御回路であり。

出力ＰＩＦ０１８のデータを読み出し、ＲＩＭバス３２
を介しラスターイメージメモリ１６に書き込むもの、ラ
スターイメージメモリ１６は、ＲＩＭバス３２を介しＲ
−ＢＵＳ制御部１５．ビットマツプメモリ（図示せず）
に接続され、Ｒ−ＢＵＳ制御部１５よりデータが書込ま
れ、３２ライン分のラスタースキャンデータが書込まれ
ると、ビットマツプメモリへ転送するものである０１９
は状態ＦＩＦＯであり、ＦＩＦＯ制御部１７ａの入力Ｆ
ＩＦＯ１７への入力処理状態、伸長回路１３の伸長処理
状態、Ｒ−ＢＵ８制御部１５の書込処理状態が処理毎に
７ラグとして書込まれ、ＭＰＵｌ０が処理状態の監視の
ために用いられるもの、ＭＰＵ−ＢＵ８制御部２０は、
内部パス３３を介しＩＤＢ制御部１２ａ、ＦＩＦＯ制御
部１７ａ、伸長入出力制御部１３ａ、ＦＩＦＯ制御部１
８ａ、出力ＦＩＦＯ１８，Ｒ−ＢＵＳ制御部１５及び状
態ＦＩＦＯ１９と接続され、　ＭＰＵｌ０からの設定値
の設定、各部の出力のＭＰＵ１０への転送を行なうもの
である。

２１は拡大／縮小別ボードであり、拡大／縮小が必要な
場合に伸長回路１３と出力ＦＩＦＯ１８との間に設けら
れ、ラスタスキャンデータの拡大／縮小を行なうもので
ある。

第３図は本発明の一実施例処理フロー図である。

■　ＭＰＵｌ０は２図示しないメインコントローラから
起動指示を受けると２図示しないリセット線より各部を
ノ・−ドウエアリセットする。

■　ＭＰＵｌ０は、オーバレイメモリ及びＭＰＵ−Ｂ　
Ｕ　Ｓ制御部２０　ヲ介ＬＩＤＢ制御部１２ａに指示し
、オーバレイメモリの指定オーバレイデータな読み出し
、メモリバス３０を介しイメージデータメモリ（ＩＤＢ
）１２にオーバレイデータな書き込む。

■　次に、ＭＰＵｌ０は、ＭＰＵ−ＢＵ８制御部２０を
介し各部のレジスタを設定し、更に伸長回路１３．伸長
入出力制御部１３Ｈの各レジスタを設定する。

又、ＭＰＵｌ０は、ＭＰＵ−ＢＵＳ制御部２０を介しＲ
−ＢＵ８制御部１５にラスターイメージメモＩＪ　（Ｒ
Ｉ　Ｍ　）の書き込み番地を指定する。

■　次に、ＭＰＵｌ０は、ＭＰＵ−ＢＵ８制御部２０を
介しＩＤＢ制御部１２ａ、ＦＩＦＯ制御部１７ａを起動
する。

これによって、イメージデータメモリ１２からオーバレ
イデータの読み出しが開始され、入力ＦＩＦＯ１７に格
納される。

■　ＭＰＵｌ０は、この後、ＭＰＵ−ＢＵ８制御部２０
を介し伸長入出力制御部１３ａを起動する。

これによって、伸長回路１３は入力ＦＩＦＯ１７からデ
ータを取り出し、伸長処理し、出力ＰＩＦ０１８へ出力
する伸長シーケンスを開始する。

従って、ＦＩＦＯ制御部１７ａは、入力ＦＩＦ０１７に
空きが生じると、ＩＤＢ制御部１２ａにデータを要求し
、イメージデータメモリ１２から次のデータを入力ＦＩ
ＦＯ１７へ読み出し、伸長回路１３は入力ＦＩＦＯ１７
のデータを読み出し。

伸長処理して、出力ＰＩＦ０１８へ出力する。

このため、入力ＦＩＦＯｉ７によって、伸長処理は、イ
メージデータメモリ１２の読み出しと非同期で行なうこ
とができ、伸長回路１３は、伸長処理に合わせてデータ
を取り出すことができる。

又、Ｒ−ＢＵＳ制御部１５は、出力ＰＩＦ０１８のデー
タを読み出し、ＲＩＭパス３２を介し、ラスターイメー
ジメモリ１６に書き込む。

このため、出力ＰＩＦ０１８によって、伸長処理は、ラ
スターイメージメモリ１６の書き込みと非同期で行なう
ことができ、伸長回路１３は、伸長処理に合わせてデー
タを出力することができる。

■　ＭＰＵｌ０は、ＭＰＵ−ＢＵ８制御部２０を介し伸
長回路１３からページエンド割込みがあるかを検出する
。

ＩＤＢ制御部１２ａは１ペ一ジ分のデータを読み出すと
、停止し、伸長回路１３は、１ペ一ジ分のデータ（例え
ば、５１２ライン分のデータ）を処理すると、停止する
。

ＭＰＵｌ０は、ページエンド割込みがあると。

ＭＰＵ−ＢＵ８制御部２０を介し、ＩＤＢ制御部１２ａ
にイメージデータメモリ１２にデータがあるかを問い合
わせ、データがあれば９次ページの処理のため、ステッ
プ■に戻り、データがなければ、ステップ■に戻る。

又、ラスターイメージメモリ１６は、一種の組立てバッ
ファであり、３２ライン分のデータが書込まれると、Ｒ
ＩＭパス３２を介しビットマツプメモリへ転送される。

従って、この転送中は、Ｒ−ＢＵ８制御部１５の書込み
が待たされることになるが、出力ＰＩＦ０１８によって
、伸長回路１３の伸長処理に影響を与えない。

このイメージデータメモリ１２の読み出しからラスター
イメージメモリ１６への書込み動作は。

回路が起動された後、ＭＰＵｌ０が介在しないでＭＰＵ
ｌ０と独立に行なわれる。

このため、高速処理が可能となるが、各部の状態を監視
してエラー処理を行なうことができなくなる。

これを防ぐため、状態ＦＩＦＯ１９が設けられ。

ＦＩＦＯ制御部１７ａの入力処理結果、伸長回路１３の
伸長処理結果、Ｒ−ＢＵＳ制御部１５の書込処理結果が
処理毎にフラグでセットされる。

ＭＰＵｌ０は、状態ＰＩＦ’０１９の内容を、内部バス
３３．ＭＰＵ−ＢＵＳ制御部２０を介し周期的に読み、
処理状態を監視するとともに、エラーフラグを見付ける
と、各部を停止し、エラー処理して、各部を再起動する
。

このよう（二して、伸長回路１３の入出力側にＰＩＦＯ
１７，１８を設け、伸長処理するため、入力側ではイメ
ージデータメモリ１２の読み出しに関係なく、データを
取り出せ、出力側ではラスターイメージメモリ１６の書
込みに関係なく、データを出力できるので、入出力側で
データの待ちがなく、伸長処理を連続して実行でき、高
速の伸長処理が可能となる。

（ｂ）　　他の実施例の説明 上述の実施例では、圧縮オーバレイデータの伸長処理に
ついて説明したが、他の圧縮データの伸長処理に適用し
てもよく１画像処理も伸長処理に限られない。

又１組立てバッファとしてのラスターイメージメモリへ
書込む例について説明したが、ビットマツプメモリとし
てのラスターイメージメモリへ書込むようにしてもよい
。

以上本発明を実施例により説明したが２本発明は本発明
の主旨に従い種々の変形が可能であり。

本発明からこれらを排除するものではない。

〔発明の効果〕

以上説明した様に２２本発明よれば２画像処理回路の入
出力側ＦＩＦＯメモリを設け、イメージデータメモリの
データ入力、ラスターイメージメモリへのデータ出力を
行なうので、イメージデータメモリのデータ読出しやラ
スターイメージメモリへのデータ書込みに非同期で無関
係に画像処理できるので、データ入出力の待ち時間を短
縮し。

高速に画像処理できるという効果を奏し、特に膨大なデ
ータを処理するページ画像処理に適用して好適である。

２・・・イメージデータメモリ。

３・・・画像処理回路。

５・・・書込制御回路。

６・・・ラスターイメージメモリ。

７・・・入力ＦＩＦ０゜ ８・・・出力ＦＩＦＯ０

Claims (1)

1. 【特許請求の範囲】 　原イメージデータを格納するイメージデータメモリ（
   １２）と、 該原イメージデータを画像処理する画像処理回路（１３
   ）と該画像処理されたデータをラスターイメージメモリ
   （１６）に書込む書込制御回路（１５）とを有する画像
   処理装置において、 該イメージデータメモリ（１２）と該画像処理回路（１
   ３）との間に入力用ファーストイン・ファーストアウト
   メモリ（１７）を設けるとともに、 該画像処理回路（１３）と該書込制御回路（１５）との
   間に出力用ファーストイン・ファーストアウトメモリ（
   １８）を設けたことを特徴とする画像処理装置。