JPH03262020A - 停電検出回路 - Google Patents
停電検出回路Info
- Publication number
- JPH03262020A JPH03262020A JP2061596A JP6159690A JPH03262020A JP H03262020 A JPH03262020 A JP H03262020A JP 2061596 A JP2061596 A JP 2061596A JP 6159690 A JP6159690 A JP 6159690A JP H03262020 A JPH03262020 A JP H03262020A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- pulse
- power outage
- circuit
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は交流電源を用いて動作し、ＣＰＵを搭載した機
器の停電を検出する回路に関し、停電後のＣＰＵのデー
タ退避動作の向上に関するものである。
器の停電を検出する回路に関し、停電後のＣＰＵのデー
タ退避動作の向上に関するものである。
〈従来の技術〉
第３図は従来の停電検出回路の一例を示す部分構成図で
ある０図において、１は交流電源、２は交流電源１の交
流電流を整流する整流回路、Ｃ１は整流回路２の出力を
平滑するコンデンサ、３は整流平滑コンデンサＣ１の両
端に得られた直流電圧からロジック回路が動作するのに
必要な安定した例えば５■電圧を作るＤＣ／ＤＣコンバ
ータで、出力端子間にコンデンサＣ２が接続されている
。
ある０図において、１は交流電源、２は交流電源１の交
流電流を整流する整流回路、Ｃ１は整流回路２の出力を
平滑するコンデンサ、３は整流平滑コンデンサＣ１の両
端に得られた直流電圧からロジック回路が動作するのに
必要な安定した例えば５■電圧を作るＤＣ／ＤＣコンバ
ータで、出力端子間にコンデンサＣ２が接続されている
。
このＤＣ／ＤＣコンバータ３の安定した出力電圧がＣＰ
Ｕなどに供給される。ここで、コンデンサＣ２の両端電
圧（Ａ点の電位）が５Ｖであるとすると、Ａ点の電位低
下を検知して停電を検出する場合は、ＣＰＵが停止する
までのＡ点の電位は第４図のようになる。
Ｕなどに供給される。ここで、コンデンサＣ２の両端電
圧（Ａ点の電位）が５Ｖであるとすると、Ａ点の電位低
下を検知して停電を検出する場合は、ＣＰＵが停止する
までのＡ点の電位は第４図のようになる。
第４図は交流電源が停電になったときの第３図のＡ点の
電位変化を示すタイムチャートである。
電位変化を示すタイムチャートである。
交流電源１が第４図のＤ点で停電になると、平滑コンデ
ンサＣ１が放電を始めるが、ＤＣ／ＤＣコンバータ３が
動作中はしばらくの間５ｖの出力電圧が維持され、やが
てＤＣ／ＤＣコンバータ３の動作が停止する。ＤＣ／Ｄ
Ｃコンバータ３が停止するＥ点でコンデンサＣ２が放電
を始めると、Ａ点の電位が低下してくる。ここで、予め
コンデンサＣ２の両端にコンパレータなどを接続してお
き、Ａ点の電位がＶ、（Ｆ点）より小さくなったときに
停電を検出するようにする。また、この回路に＃枕され
るＣＰＵは、Ａ点の電位がＶ２（Ｇ点）より小さくなっ
たときに停止するようになっているとする６図のｔ 、
ｔ２はＥ点からＦ点、Ｆ点からＧ点まで達するまでの時
間で、ＤＣ／Ｄｃコンバータ３の動作が停止してがら、
停電を検出するまでの時間ｔ１は縮めなければならない
時間であり、停電を検出してからＣＰＵの動作が停止す
るまでの時間ｔ２は延ばさなければならない時間である
。
ンサＣ１が放電を始めるが、ＤＣ／ＤＣコンバータ３が
動作中はしばらくの間５ｖの出力電圧が維持され、やが
てＤＣ／ＤＣコンバータ３の動作が停止する。ＤＣ／Ｄ
Ｃコンバータ３が停止するＥ点でコンデンサＣ２が放電
を始めると、Ａ点の電位が低下してくる。ここで、予め
コンデンサＣ２の両端にコンパレータなどを接続してお
き、Ａ点の電位がＶ、（Ｆ点）より小さくなったときに
停電を検出するようにする。また、この回路に＃枕され
るＣＰＵは、Ａ点の電位がＶ２（Ｇ点）より小さくなっ
たときに停止するようになっているとする６図のｔ 、
ｔ２はＥ点からＦ点、Ｆ点からＧ点まで達するまでの時
間で、ＤＣ／Ｄｃコンバータ３の動作が停止してがら、
停電を検出するまでの時間ｔ１は縮めなければならない
時間であり、停電を検出してからＣＰＵの動作が停止す
るまでの時間ｔ２は延ばさなければならない時間である
。
第５図は交流電源が停電になったときの第３図のＢ点、
すなわち整流回路２の出力端の電位変化を示すタイムチ
ャートである。ここで、安定した状態では、Ｂ点の電位
はＶ、であるとする、この場合は、第５図のＨ点で停電
が発生する場合で、Ｈ点で停電が発生すると同時にコン
デンサＣ１が放電を始めるので、Ｂ点の電位は低下する
。ここで、コンデンサＣ１に接続されたコンパレータな
どでＢ点の電位がｖ３ （１点）より小さくなったとき
に停電を検出するようにする。また、Ｂ点の電位がＶ４
（Ｊ点）より小さくなったとき、ＤＣ／ＤＣコンバー
タ３は動作を停止するようになっている。図のに点はＣ
ＰＵが停止する時点で、それはＢ点の電位によっては決
まらないので電位は表示しないことにする０図の１ ．
１ はＨ点か４ ら１点、１点からに点まで達する時間で、停電後のＣＰ
Ｕのデータ退避の面では、停電発生からその停電を検出
するまでの時間ｔ３が縮めなければならない時間で、停
電が検出されてからＣＰＵの動作が停止するまでの時間
ｔ４は延ばされなけばならない時間である。
すなわち整流回路２の出力端の電位変化を示すタイムチ
ャートである。ここで、安定した状態では、Ｂ点の電位
はＶ、であるとする、この場合は、第５図のＨ点で停電
が発生する場合で、Ｈ点で停電が発生すると同時にコン
デンサＣ１が放電を始めるので、Ｂ点の電位は低下する
。ここで、コンデンサＣ１に接続されたコンパレータな
どでＢ点の電位がｖ３ （１点）より小さくなったとき
に停電を検出するようにする。また、Ｂ点の電位がＶ４
（Ｊ点）より小さくなったとき、ＤＣ／ＤＣコンバー
タ３は動作を停止するようになっている。図のに点はＣ
ＰＵが停止する時点で、それはＢ点の電位によっては決
まらないので電位は表示しないことにする０図の１ ．
１ はＨ点か４ ら１点、１点からに点まで達する時間で、停電後のＣＰ
Ｕのデータ退避の面では、停電発生からその停電を検出
するまでの時間ｔ３が縮めなければならない時間で、停
電が検出されてからＣＰＵの動作が停止するまでの時間
ｔ４は延ばされなけばならない時間である。
〈発明が解決しようとする課題〉
第３図のような従来の例においては、第４図、第５図の
電圧Ｖ１、Ｖ２、ｖ３、Ｖ４は通常変更できない、その
為に、第４図のようにＡ点の電位によって停電を検出す
る場合は、ＣＰＵ停止までの時間ｔ２を長くするために
は、電位低下の速さを小さくしなければならない、この
とき、コンデンサＣ２の容量を大きくすると、ｔ２が長
くなるが、長くする必要のないｔｌまで長くなってしま
う問題がある。また、第５図のようにＢ点の電位によっ
て停電を検出する場合は、ＣＰＵ停止までの時間ｔｌを
長くするためには、コンデンサＣ１の容量を大きくしな
ければならない、このとき、ｔ４は長くなるが、長くす
る必要のないｔ３まで長くなってしまう問題がある。
電圧Ｖ１、Ｖ２、ｖ３、Ｖ４は通常変更できない、その
為に、第４図のようにＡ点の電位によって停電を検出す
る場合は、ＣＰＵ停止までの時間ｔ２を長くするために
は、電位低下の速さを小さくしなければならない、この
とき、コンデンサＣ２の容量を大きくすると、ｔ２が長
くなるが、長くする必要のないｔｌまで長くなってしま
う問題がある。また、第５図のようにＢ点の電位によっ
て停電を検出する場合は、ＣＰＵ停止までの時間ｔｌを
長くするためには、コンデンサＣ１の容量を大きくしな
ければならない、このとき、ｔ４は長くなるが、長くす
る必要のないｔ３まで長くなってしまう問題がある。
本発明はこのような問題を解決するために為されたもの
で、停電発生をできるだけ早く検出し、ＣＰＵのデータ
退避時間を長くとることができる停電検出回路を提供す
ることを目的とする。
で、停電発生をできるだけ早く検出し、ＣＰＵのデータ
退避時間を長くとることができる停電検出回路を提供す
ることを目的とする。
く課題を解決するための手段〉
本発明は、
交流電源を整流平滑して得られた直流電圧によって動作
するＣＰＵを搭載した機器の停電を検出する停電検出回
路において、 入出力が絶縁されていて、前記交流を源の波形をパルス
信号に変換するパルス変換回路と、このパルス変換回路
により作られたパルスを監視し、正規のパルス周期より
も長いパルス間隔を検出したときは、割り込み要求信号
を発生するパルス周期検出回路と、 このパルス周期検出回路からの割り込み要求信号をマス
ク不可の割り込みとして受け、内部のデータの退避動作
を行うＣＰＵと、 前記ＣＰＵからデータを退避させるための不揮発性メモ
リと、 前記ＣＰＵに供給される直流電圧の低下を検出して、Ｃ
ＰＵに対しリセット信号を発生し、ＣＰＵの動作を停止
させるリセット信号発生回路と、を具備したことを特徴
とする停電検出回路である。
するＣＰＵを搭載した機器の停電を検出する停電検出回
路において、 入出力が絶縁されていて、前記交流を源の波形をパルス
信号に変換するパルス変換回路と、このパルス変換回路
により作られたパルスを監視し、正規のパルス周期より
も長いパルス間隔を検出したときは、割り込み要求信号
を発生するパルス周期検出回路と、 このパルス周期検出回路からの割り込み要求信号をマス
ク不可の割り込みとして受け、内部のデータの退避動作
を行うＣＰＵと、 前記ＣＰＵからデータを退避させるための不揮発性メモ
リと、 前記ＣＰＵに供給される直流電圧の低下を検出して、Ｃ
ＰＵに対しリセット信号を発生し、ＣＰＵの動作を停止
させるリセット信号発生回路と、を具備したことを特徴
とする停電検出回路である。
く作用〉
このような本発明においては、交流電源が停電すると、
この交流電源に接続されたパルス変換回路のパルス幅が
変化し、パルス周期検出回路によりそのパルス周期の間
延びを検出するとともにＣＰＵに割り込み要求信号を送
る。この割り込み要求信号を受けたＣＰＵはこの信号を
マスク不可の割り込みとして受けるとともに、内部のデ
ータをＥ２ＰＲＯＭ （不揮発性メモリ）に退避させる
。
この交流電源に接続されたパルス変換回路のパルス幅が
変化し、パルス周期検出回路によりそのパルス周期の間
延びを検出するとともにＣＰＵに割り込み要求信号を送
る。この割り込み要求信号を受けたＣＰＵはこの信号を
マスク不可の割り込みとして受けるとともに、内部のデ
ータをＥ２ＰＲＯＭ （不揮発性メモリ）に退避させる
。
ここで、リセット信号発生回路はＣＰＵに供給される直
流電圧の低下を検出して、ＣＰＵにリセット信号を発生
し、ＣＰＵは動作を停止する。
流電圧の低下を検出して、ＣＰＵにリセット信号を発生
し、ＣＰＵは動作を停止する。
〈実施例〉
以下図面を用いて、本発明の詳細な説明する。
第１図は本発明に係る停電検出回路の一実施例の回路構
成図である。尚、第３図と同じ構成要素には同一番号を
付し、説明を省略する０図において、４は交流電源１か
らの交流信号をパルス信号に変換するパルス変換回路で
ある。パルス変換回路４において、Ｒ１、Ｒ２、Ｒ３は
抵抗、Ｔｒはトランジスタ、ＦＤはフォトダイオード、
ＦＴｒはフォトトランジスタ、Ｒ４は一端がフォトトラ
ンジスタＦＴｒのコレクタ側に接続され、他端にＤＣ／
ＤＣコンバータの出力電圧Ｖｃｃが印加されたプルアッ
プ抵抗である。５はパルス変換回路４に接続されたしス
テリシスコンパレータ、６はパルス変換回路４にしステ
リシスコンパレータ５を介して接続されたパルス周期検
出回路で、入力されたパルスの周期を検出し、正規のパ
ルス周期よりも長いパルス間隔を検出した場合を停電と
判断し、割り込み要求信号ＮＨＩをＣＰＵ７に送るもの
である。７はパルス周期検出口ＮＩ６からの要求信号Ｍ
ＨＩをマスク不可の信号として受は入れ、データを退避
させるＣＰＵ、８は退避させるデータを書き込む不揮発
性メモリのＥ２ＰＲＯＭで、このＥ２ＰＲＯＭ８は、電
気的に書き替え可能で、書き替えには数ｍｓ〜数士ｍｓ
を要するものである。９はＤ Ｃ／Ｄ Ｃコンバータ３
の出力Ｖｃｃの低下を検出し、リセット信号ＲＥＳＥＴ
をＣＰＵに送るリセット信号発生回路である。
成図である。尚、第３図と同じ構成要素には同一番号を
付し、説明を省略する０図において、４は交流電源１か
らの交流信号をパルス信号に変換するパルス変換回路で
ある。パルス変換回路４において、Ｒ１、Ｒ２、Ｒ３は
抵抗、Ｔｒはトランジスタ、ＦＤはフォトダイオード、
ＦＴｒはフォトトランジスタ、Ｒ４は一端がフォトトラ
ンジスタＦＴｒのコレクタ側に接続され、他端にＤＣ／
ＤＣコンバータの出力電圧Ｖｃｃが印加されたプルアッ
プ抵抗である。５はパルス変換回路４に接続されたしス
テリシスコンパレータ、６はパルス変換回路４にしステ
リシスコンパレータ５を介して接続されたパルス周期検
出回路で、入力されたパルスの周期を検出し、正規のパ
ルス周期よりも長いパルス間隔を検出した場合を停電と
判断し、割り込み要求信号ＮＨＩをＣＰＵ７に送るもの
である。７はパルス周期検出口ＮＩ６からの要求信号Ｍ
ＨＩをマスク不可の信号として受は入れ、データを退避
させるＣＰＵ、８は退避させるデータを書き込む不揮発
性メモリのＥ２ＰＲＯＭで、このＥ２ＰＲＯＭ８は、電
気的に書き替え可能で、書き替えには数ｍｓ〜数士ｍｓ
を要するものである。９はＤ Ｃ／Ｄ Ｃコンバータ３
の出力Ｖｃｃの低下を検出し、リセット信号ＲＥＳＥＴ
をＣＰＵに送るリセット信号発生回路である。
次に、第１図、第２図を用いて本発明の詳細な説明する
。第２図は本発明に係る停電検出回路の動作を示すタイ
ムチャートである。はじめに、第２図（ａ）のｔ５以前
の停電が起こる前の状態を考える。
。第２図は本発明に係る停電検出回路の動作を示すタイ
ムチャートである。はじめに、第２図（ａ）のｔ５以前
の停電が起こる前の状態を考える。
第２図（ａ）は、交流電源１の出力電圧で、例えば商用
周波５０Ｈｚの正弦波が出力されている。
周波５０Ｈｚの正弦波が出力されている。
このように交流電源１より安定した正弦波が出力されて
いる間は（ｔ５以前）、ＤＣ／ＤＣコンバータ３は第２
図（ｅ）のように安定した電圧源Ｖｃｃを回路に供給す
る。また、このとき、パルス変換回路４は約２０ｍ５の
周期のパルス信号を出力する。この際、図の矢印Ａ方向
に電流が流れるときは、トランジスタＴｒがオンとなる
ので、フォトダイオードＦＤに電流が流れ、フォトトラ
ンジスタＦＴｒはオンとなりパルス変換回路４はローレ
ベルを出力する。一方、矢印Ｂ方向に電流が流れるとき
は、トランジスタＴｒはオフとなるので、フォトダイオ
ードＦＤに電流は流れず、フォトトランジスタＦＴｒは
オフとなり、ハイレベルを出力する。このパルス信号を
しステリシスコンパレータ５で、パルス幅を一定にし、
第２図（ｂ）のような波形を出力する。パルス周期検出
口８６はパルスの周期を検出している。ここで、交流電
源工に停電が発生すると、トランジスタＴｒはオフにな
り、パルス変換回路４の出力はハイレベルを維持したま
ま（Ｖｃｃはまだハイレベルにある）となる、パルス周
期検出回路６は、ビステリシスコンパレータ５の出力パ
ルスの周期が、所定の周期を越えた場合は停電とみなし
、ＣＰＵ７に割り込み要求信号ＮＨＩを送る。リセット
信号発生回路９はＤＣ／ＤＣコンバータ１の出力電圧Ｖ
ｃｃの低下を監視しており、電圧低下を検出するとＣＰ
Ｕ７の動作を停止させるリセット信号ＲＥＳＥＴを発生
する。
いる間は（ｔ５以前）、ＤＣ／ＤＣコンバータ３は第２
図（ｅ）のように安定した電圧源Ｖｃｃを回路に供給す
る。また、このとき、パルス変換回路４は約２０ｍ５の
周期のパルス信号を出力する。この際、図の矢印Ａ方向
に電流が流れるときは、トランジスタＴｒがオンとなる
ので、フォトダイオードＦＤに電流が流れ、フォトトラ
ンジスタＦＴｒはオンとなりパルス変換回路４はローレ
ベルを出力する。一方、矢印Ｂ方向に電流が流れるとき
は、トランジスタＴｒはオフとなるので、フォトダイオ
ードＦＤに電流は流れず、フォトトランジスタＦＴｒは
オフとなり、ハイレベルを出力する。このパルス信号を
しステリシスコンパレータ５で、パルス幅を一定にし、
第２図（ｂ）のような波形を出力する。パルス周期検出
口８６はパルスの周期を検出している。ここで、交流電
源工に停電が発生すると、トランジスタＴｒはオフにな
り、パルス変換回路４の出力はハイレベルを維持したま
ま（Ｖｃｃはまだハイレベルにある）となる、パルス周
期検出回路６は、ビステリシスコンパレータ５の出力パ
ルスの周期が、所定の周期を越えた場合は停電とみなし
、ＣＰＵ７に割り込み要求信号ＮＨＩを送る。リセット
信号発生回路９はＤＣ／ＤＣコンバータ１の出力電圧Ｖ
ｃｃの低下を監視しており、電圧低下を検出するとＣＰ
Ｕ７の動作を停止させるリセット信号ＲＥＳＥＴを発生
する。
いま、第２図（ａ）の時間ｔ５で停電が起こった場合を
考える。ｔ５で停電になると、パルス変換回路４のフォ
トトランジスタＦＴｒはオフとなり、パルス周期検出回
路６の入力信号は第２図（ｂ）のようにハイレベルを維
持し続ける。ここで、パルス周期検出回路６は、パルス
の周期が２０ｍ５＋αを越えたときに、割り込み要求信
号ＭＨＩを発生するようになっている。従って、第２（
ｃ）のように、パルス周期検出回路６のＮ）４１出力信
号はパルス周期が２０ｍ５＋αを越えない間は、ハイレ
ベルとなり、時間ｔ６で２０ｍ５＋αを越えたときに停
電とみなし、割り込み要求信号可はローレベルとなり、
ＣＰＵに割り込みを要求する。ＣＰＵ７はこの割り込み
信号をマスク不可の割り込みとして受け、データをＥ２
ＰＲＯＭに退避させる動作にうつる。
考える。ｔ５で停電になると、パルス変換回路４のフォ
トトランジスタＦＴｒはオフとなり、パルス周期検出回
路６の入力信号は第２図（ｂ）のようにハイレベルを維
持し続ける。ここで、パルス周期検出回路６は、パルス
の周期が２０ｍ５＋αを越えたときに、割り込み要求信
号ＭＨＩを発生するようになっている。従って、第２（
ｃ）のように、パルス周期検出回路６のＮ）４１出力信
号はパルス周期が２０ｍ５＋αを越えない間は、ハイレ
ベルとなり、時間ｔ６で２０ｍ５＋αを越えたときに停
電とみなし、割り込み要求信号可はローレベルとなり、
ＣＰＵに割り込みを要求する。ＣＰＵ７はこの割り込み
信号をマスク不可の割り込みとして受け、データをＥ２
ＰＲＯＭに退避させる動作にうつる。
一方、時間ｔ５で停電になると同時に第１図の平滑コン
デンサＣ１は放電を始めるので、第２図（ｄ）のｔ５か
らＤＣ／ＤＣコンバータ３の入力電圧は低下し始める。
デンサＣ１は放電を始めるので、第２図（ｄ）のｔ５か
らＤＣ／ＤＣコンバータ３の入力電圧は低下し始める。
その後、第２図（ｄ）の時間ｔ でコンデンサＣの両端
電圧がＶ４に達し、１ ＤＣ／ＤＣコンバータ３は動作を停止する。ＤＣ／ＤＣ
コンバータ３の動作がｔ７で停止すると同時に、コンデ
ンサＣ２が放電を始め、第２図（ｅ）のように出力電圧
Ｖｃｃが低下し始める。リセット信号発生回路９のリセ
ット信号ＲＥＳＥＴはＤＣ／ＤＣコンバータの出力電圧
が例えば第２図（ｅ）のＶｏより大きい間はハイレベル
を出力しているが、■ より小さくなる時間ｔ８に、リ
セット信号ＲＥＳＥＴは立ち下がりＣＰＵ７を停止させ
る。
電圧がＶ４に達し、１ ＤＣ／ＤＣコンバータ３は動作を停止する。ＤＣ／ＤＣ
コンバータ３の動作がｔ７で停止すると同時に、コンデ
ンサＣ２が放電を始め、第２図（ｅ）のように出力電圧
Ｖｃｃが低下し始める。リセット信号発生回路９のリセ
ット信号ＲＥＳＥＴはＤＣ／ＤＣコンバータの出力電圧
が例えば第２図（ｅ）のＶｏより大きい間はハイレベル
を出力しているが、■ より小さくなる時間ｔ８に、リ
セット信号ＲＥＳＥＴは立ち下がりＣＰＵ７を停止させ
る。
従って、パルス周期検出回路６がｔ６で停電を検出して
から、ＣＰＵ７が停止するまでの時間Ｔが、ＣＰＵ７が
データ退避に利用できる充分長い時間となる。つまり、
データ退避に利用できる時間Ｔは第１図のコンデンサＣ
１、Ｃ２の容量を大きくすることにより、長くすること
ができる。
から、ＣＰＵ７が停止するまでの時間Ｔが、ＣＰＵ７が
データ退避に利用できる充分長い時間となる。つまり、
データ退避に利用できる時間Ｔは第１図のコンデンサＣ
１、Ｃ２の容量を大きくすることにより、長くすること
ができる。
〈発明の効果〉
以上詳細に説明したように、本発明においては、停電後
ＣＰＵ停止以前に大量のデータを退避処理できる回路を
実現している。つまり、停電が発生してから停電を検出
するまでの時間は、パルス周期検出回路が正規のパルス
周期より長い所定の時間だけオーバーカウントするのに
要する短い時間となる。これによって、ＤＣ／ＤＣコン
バータの入出力端に接続されたコンデンサの容量を大き
くすることにより、停電を検出してから、ＣＰＵがリセ
ットされるまでの時間を長くすることができる。従って
、停電発生時にＣＰＵから大量のデータを不揮発性メモ
リ側に退避処理することができる。
ＣＰＵ停止以前に大量のデータを退避処理できる回路を
実現している。つまり、停電が発生してから停電を検出
するまでの時間は、パルス周期検出回路が正規のパルス
周期より長い所定の時間だけオーバーカウントするのに
要する短い時間となる。これによって、ＤＣ／ＤＣコン
バータの入出力端に接続されたコンデンサの容量を大き
くすることにより、停電を検出してから、ＣＰＵがリセ
ットされるまでの時間を長くすることができる。従って
、停電発生時にＣＰＵから大量のデータを不揮発性メモ
リ側に退避処理することができる。
第１図は本発明に係る停電検出回路の一実施例の回路構
成図、第２図は第１図の回路の動作を示すタイムチャー
ト、第３図は従来の停電検出回路の部分構成図、第４図
は交流電源が停電になったときの第３図のＡ点の電位変
化を示すタイムチャート、第５図は交流電源が停電にな
ったときの第３図のＢ点の電位変化を示すタイムチャー
トである。 １・・・交流電源 ２・・・整流回路３・・・
ＤＣ／ＤＣコンバータ ４・・・パルス変換回路 ５・・・ヒステリシスコンパレータ ６・・・パルス周期検出回路 ７・・・ＣＰＵ ８・・・Ｅ２ＰＲＯＭ９
・・・リセット信号発生回路 Ｃ、Ｃ２・・・コンデンサ Ｒ１、Ｒ２、Ｒ３、Ｒ４・・・抵抗 ′１′ｒ・・・トランジスタ ＦＤ・・・フォトタイ
オードＦＴｒ・・・フォトトランジスタ 第 ５ 図
成図、第２図は第１図の回路の動作を示すタイムチャー
ト、第３図は従来の停電検出回路の部分構成図、第４図
は交流電源が停電になったときの第３図のＡ点の電位変
化を示すタイムチャート、第５図は交流電源が停電にな
ったときの第３図のＢ点の電位変化を示すタイムチャー
トである。 １・・・交流電源 ２・・・整流回路３・・・
ＤＣ／ＤＣコンバータ ４・・・パルス変換回路 ５・・・ヒステリシスコンパレータ ６・・・パルス周期検出回路 ７・・・ＣＰＵ ８・・・Ｅ２ＰＲＯＭ９
・・・リセット信号発生回路 Ｃ、Ｃ２・・・コンデンサ Ｒ１、Ｒ２、Ｒ３、Ｒ４・・・抵抗 ′１′ｒ・・・トランジスタ ＦＤ・・・フォトタイ
オードＦＴｒ・・・フォトトランジスタ 第 ５ 図
Claims (1)
- 【特許請求の範囲】 交流電源を整流平滑して得られた直流電圧によって動作
するＣＰＵを搭載した機器の停電を検出する停電検出回
路において、 入出力が絶縁されていて、前記交流電源の波形をパルス
信号に変換するパルス変換回路と、このパルス変換回路
により作られたパルスを監視し、正規のパルス周期より
も長いパルス間隔を検出したときは、割り込み要求信号
を発生するパルス周期検出回路と、 このパルス周期検出回路からの割り込み要求信号をマス
ク不可の割り込みとして受け、内部のデータの退避動作
を行うＣＰＵと、 前記ＣＰＵからデータを退避させるための不揮発性メモ
リと、 前記ＣＰＵに供給される直流電圧の低下を検出して、Ｃ
ＰＵに対しリセット信号を発生し、ＣＰＵの動作を停止
させるリセット信号発生回路と、を具備したことを特徴
とする停電検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061596A JPH03262020A (ja) | 1990-03-13 | 1990-03-13 | 停電検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061596A JPH03262020A (ja) | 1990-03-13 | 1990-03-13 | 停電検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262020A true JPH03262020A (ja) | 1991-11-21 |
Family
ID=13175694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061596A Pending JPH03262020A (ja) | 1990-03-13 | 1990-03-13 | 停電検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001129161A (ja) * | 1999-11-09 | 2001-05-15 | Daiman:Kk | 遊技機 |
| JP2008065453A (ja) * | 2006-09-05 | 2008-03-21 | Toa Corp | バックアップ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01210869A (ja) * | 1988-02-18 | 1989-08-24 | Tokyo Electric Co Ltd | 停電検出回路 |
-
1990
- 1990-03-13 JP JP2061596A patent/JPH03262020A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01210869A (ja) * | 1988-02-18 | 1989-08-24 | Tokyo Electric Co Ltd | 停電検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001129161A (ja) * | 1999-11-09 | 2001-05-15 | Daiman:Kk | 遊技機 |
| JP2008065453A (ja) * | 2006-09-05 | 2008-03-21 | Toa Corp | バックアップ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| US8788854B2 (en) | Microcontroller and control method therefor | |
| JPH05268763A (ja) | Ｄｃ／ｄｃコンバータ回路およびそれを用いたｒｓ−２３２インタフェース回路 | |
| JPS59109955A (ja) | プロセツサ自動再始動回路 | |
| CN113644655B (zh) | 一种交直流供电设备和供电方法、装置及存储介质 | |
| KR920018563A (ko) | 마이크로 컴퓨터 리셋 회로장치 | |
| US5968178A (en) | Circuit and method for resetting a microcontroller | |
| JPH03262020A (ja) | 停電検出回路 | |
| JP2658592B2 (ja) | 発振停止検出回路 | |
| JP3706207B2 (ja) | 電圧監視回路 | |
| GB2295702A (en) | Control device for power conservation | |
| CN112350723B (zh) | 用于检测环路振荡器锁定的电路 | |
| JPH1078834A (ja) | 電源電圧検出回路及びそれを具備したｉｃカード | |
| KR100337398B1 (ko) | 전력선 통신시스템의 통신속도 제어장치 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JPH0537254Y2 (ja) | ||
| JP4887847B2 (ja) | 電源システム | |
| JPH0445065Y2 (ja) | ||
| JPS5843401Y2 (ja) | 停電検出回路 | |
| JPH01210869A (ja) | 停電検出回路 | |
| JP2674864B2 (ja) | スイッチング電源 | |
| KR930005935Y1 (ko) | 파워 페일 감지회로 | |
| JPH0510424Y2 (ja) | ||
| JP2002091605A (ja) | 消費電力低減回路 | |
| JPH0787684A (ja) | 電子機器の停電補償回路 |