JPH03263689A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03263689A JPH03263689A JP2063035A JP6303590A JPH03263689A JP H03263689 A JPH03263689 A JP H03263689A JP 2063035 A JP2063035 A JP 2063035A JP 6303590 A JP6303590 A JP 6303590A JP H03263689 A JPH03263689 A JP H03263689A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- data
- serial memory
- voltage
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路に関するもので、特にセン
スアンプからシリアルメモリへのデータ転送に関するも
のである。
スアンプからシリアルメモリへのデータ転送に関するも
のである。
第２図は従来の半導体集積回路を示すものであり、この
図で、１はＮ型ＭｏＳトランジスタ、２はＰ型ＭＯＳト
ランジスタ、３はシリアルメモリ、４はセンスアンプで
ある。
図で、１はＮ型ＭｏＳトランジスタ、２はＰ型ＭＯＳト
ランジスタ、３はシリアルメモリ、４はセンスアンプで
ある。
次に動作について説明する。
センスアンプ４でセンスされたデータは、ＷＤＴ制御信
号によってラッチ構成のシリアルメモリ３に保持され、
ＲＤＴ制御信号によってＩ１０データバス線にデータが
転送される。ここでＢＬ線が“Ｈ”のときシリアルメモ
リ３に°゛Ｈ”が書き込まれると定義する。例えばシリ
アルメモリ３に“Ｈ″のデータが保持されていて、次に
“Ｌ”のデータを書き込むとき、電源電圧が５［Ｖ］！
＃−であるため、センスアンプ４とシリアルメモリ３の
ラッチバランスからデータを反転しすらいという問題が
ある。そこで、シリアルメモリ３のラッチ部のトランジ
スタサイズをセンスアンプ４のそれより小さくすれば、
シリアルメモリ３のラッチ力が落ちて、データ転送は容
易になるが、サイズを小さくしたためシリアルメモリ３
からＩ１０データバス線への転送時の駆動能力が落ちて
、アクセスタイムを遅らせてしまうという問題もある。
号によってラッチ構成のシリアルメモリ３に保持され、
ＲＤＴ制御信号によってＩ１０データバス線にデータが
転送される。ここでＢＬ線が“Ｈ”のときシリアルメモ
リ３に°゛Ｈ”が書き込まれると定義する。例えばシリ
アルメモリ３に“Ｈ″のデータが保持されていて、次に
“Ｌ”のデータを書き込むとき、電源電圧が５［Ｖ］！
＃−であるため、センスアンプ４とシリアルメモリ３の
ラッチバランスからデータを反転しすらいという問題が
ある。そこで、シリアルメモリ３のラッチ部のトランジ
スタサイズをセンスアンプ４のそれより小さくすれば、
シリアルメモリ３のラッチ力が落ちて、データ転送は容
易になるが、サイズを小さくしたためシリアルメモリ３
からＩ１０データバス線への転送時の駆動能力が落ちて
、アクセスタイムを遅らせてしまうという問題もある。
〔発明が解決しようとする課題）
上記のような従来の半導体集積回路では、センスアンブ
４とシリアルメモリ３のラッチ部分のトランジスタサイ
ズを小さくすることでデータ反転を容易にできるが、Ｉ
１０データバス線への駆動能力が弱くなりアクセスタイ
ムを送らせてしまう問題点があった。
４とシリアルメモリ３のラッチ部分のトランジスタサイ
ズを小さくすることでデータ反転を容易にできるが、Ｉ
１０データバス線への駆動能力が弱くなりアクセスタイ
ムを送らせてしまう問題点があった。
この発明は、上記のような従来の問題点を除去するため
になされたもので、センスアンプからシリアルメモリへ
の転送を容易にし、かつシリアルメモリのデータバス駆
動能力を大きくした半導体集積回路を得ることを目的と
している。
になされたもので、センスアンプからシリアルメモリへ
の転送を容易にし、かつシリアルメモリのデータバス駆
動能力を大きくした半導体集積回路を得ることを目的と
している。
（課題を解決するための手段）
この発明に係る半導体集積回路は、センスアンプからシ
リアルメモリへの転送時に、シリアルメモリ部の電源電
圧を、外部電源とこの外部電源よりも低い内部降圧電源
に切り換える電源切換回路を備えたものである。
リアルメモリへの転送時に、シリアルメモリ部の電源電
圧を、外部電源とこの外部電源よりも低い内部降圧電源
に切り換える電源切換回路を備えたものである。
この発明においては、センスアンプからシリアルメモリ
への転送時と、シリアルメモリからＩ１０データバス線
への転送時とのシリアルメモリのラッチ部の電源電圧を
外部電源と内部降圧電源に制御するようにしたことから
、シリアルメモリからのデータバスの駆動能力を高めて
もセンスアンプからシリアルメモリへの転送を容易にす
る。
への転送時と、シリアルメモリからＩ１０データバス線
への転送時とのシリアルメモリのラッチ部の電源電圧を
外部電源と内部降圧電源に制御するようにしたことから
、シリアルメモリからのデータバスの駆動能力を高めて
もセンスアンプからシリアルメモリへの転送を容易にす
る。
以下、この発明の半導体集積回路の一実施例を第１図に
ついて説明する。第１図において、１〜４は第２図と同
じものであり、５は前記シリアルメモリ３の電源電圧を
外部電源と内部降圧電源に切り換える電源切換回路であ
る。
ついて説明する。第１図において、１〜４は第２図と同
じものであり、５は前記シリアルメモリ３の電源電圧を
外部電源と内部降圧電源に切り換える電源切換回路であ
る。
第１図に示すように、電源切換回路５はｐ型電界効果ト
ランジスタｐ−Ｔｒとダイオード接続されたｎ型電界効
果トランジスタｎ−Ｔｒ】とｎ型電界効果トランジスタ
ｎ−Ｔｒ２とからなる。シリアルメモリ３のラッチ部の
電源電圧を制御信号φの“Ｈ”または“Ｌ”の切換えに
より外部電源と内部降圧電源とに切り換えられるように
制御する。
ランジスタｐ−Ｔｒとダイオード接続されたｎ型電界効
果トランジスタｎ−Ｔｒ】とｎ型電界効果トランジスタ
ｎ−Ｔｒ２とからなる。シリアルメモリ３のラッチ部の
電源電圧を制御信号φの“Ｈ”または“Ｌ”の切換えに
より外部電源と内部降圧電源とに切り換えられるように
制御する。
すなわち、センスアンプ４でセンスされたデータはＷＤ
Ｔ制御信号によってシリアルメモリ３に書き込まれる。
Ｔ制御信号によってシリアルメモリ３に書き込まれる。
そして、ＲＤＴ信号によってＩ１０データバス線に読み
出される。ここで、例えばはじめにシリアルメモリ３に
“Ｌ ”のデータが保持され、次に、“Ｈ”のデータを
書き込ませようとする場合、制御信号φを゛Ｈパにする
ことによってｎ型電界効果トランジスタｎ−Ｔｒ２がオ
ンし、ｐ型電界効果トランジスタｐ−Ｔｒはオフ、ｎ型
電界効果トランジスタｎ−Ｔｒ２はオンとなり、ｎ型電
界効果トランジスタｎ−Ｔｒｉによる電圧降下ＶＴＨの
ため外部電圧ＶＣＣはＶ。Ｃ−ＶＴＭとしてシリアルメ
モリ３のラッチ部に供給される。
出される。ここで、例えばはじめにシリアルメモリ３に
“Ｌ ”のデータが保持され、次に、“Ｈ”のデータを
書き込ませようとする場合、制御信号φを゛Ｈパにする
ことによってｎ型電界効果トランジスタｎ−Ｔｒ２がオ
ンし、ｐ型電界効果トランジスタｐ−Ｔｒはオフ、ｎ型
電界効果トランジスタｎ−Ｔｒ２はオンとなり、ｎ型電
界効果トランジスタｎ−Ｔｒｉによる電圧降下ＶＴＨの
ため外部電圧ＶＣＣはＶ。Ｃ−ＶＴＭとしてシリアルメ
モリ３のラッチ部に供給される。
すなわち、電源電圧が内部降圧電源に接続された形とな
るため容易にデータの内容を反転させることができる。
るため容易にデータの内容を反転させることができる。
そして、Ｉ１０データバス線に転送させる時は制御信号
φを“Ｌ”にすることによってｐ型Ｎ界効果トランジス
タｐ−Ｔｒがオンし、ｎ型電界効果トランジスタｎ−Ｔ
ｒ２はオフとなる。Ｐ型電界効果トランジスタｐ−Ｔｒ
はＰ型のため電圧降下がないので電源電圧は外部電源Ｖ
ＣＣに直接接続される形となるため、駆動能力を落さず
転送できるので、アクセスタイムを速くすることが可能
である。
φを“Ｌ”にすることによってｐ型Ｎ界効果トランジス
タｐ−Ｔｒがオンし、ｎ型電界効果トランジスタｎ−Ｔ
ｒ２はオフとなる。Ｐ型電界効果トランジスタｐ−Ｔｒ
はＰ型のため電圧降下がないので電源電圧は外部電源Ｖ
ＣＣに直接接続される形となるため、駆動能力を落さず
転送できるので、アクセスタイムを速くすることが可能
である。
なお、外部電源Ｖ ＣＣ，内部降圧電源の値としてはい
くつか考えられるが、例えば外部電源ＶＣＣは５Ｖ、内
部降圧電源は３．３■である。
くつか考えられるが、例えば外部電源ＶＣＣは５Ｖ、内
部降圧電源は３．３■である。
以上説明したように、この発明は、センスアンプからシ
リアルメモリへのデータ転送時、シリアルメモリのラッ
チ部の電源電圧を、外部電源とこの外部電源より低い内
部降圧電源に切り換えられる電源切換回路を内蔵したの
で、データの転送を容易にし、しかもＩ１０データバス
線の駆動能力をたかめるので、アクセスタイムを速くす
ることが可能となる。
リアルメモリへのデータ転送時、シリアルメモリのラッ
チ部の電源電圧を、外部電源とこの外部電源より低い内
部降圧電源に切り換えられる電源切換回路を内蔵したの
で、データの転送を容易にし、しかもＩ１０データバス
線の駆動能力をたかめるので、アクセスタイムを速くす
ることが可能となる。
第１図はこの発明の一実施例を示す半導体集積回路の構
成図、第２図は従来の半導体集積回路の構成図である。 図において、１はＮ型ＭＯＳトランジスタ、２はＰ型Ｍ
ＯＳトランジスタ、３はシリアルメモリ、４はセンスア
ンプ、５は電源切換回路、ｐ−Ｔｒはｐ型電界効果トラ
ンジスタ、ｎ−Ｔｒｌ。 ｎ−Ｔｒ２はｎ型電界効果トランジスタである。 なお、各図中の同一符号は同一または相当部分を示す。
成図、第２図は従来の半導体集積回路の構成図である。 図において、１はＮ型ＭＯＳトランジスタ、２はＰ型Ｍ
ＯＳトランジスタ、３はシリアルメモリ、４はセンスア
ンプ、５は電源切換回路、ｐ−Ｔｒはｐ型電界効果トラ
ンジスタ、ｎ−Ｔｒｌ。 ｎ−Ｔｒ２はｎ型電界効果トランジスタである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 半導体チップ上において、センスアンプからシリアルメ
モリへのデータ転送時、前記シリアルメモリのラッチ部
の電源電圧を、外部電源とこの外部電源より低い内部降
圧電源に切り換えられる電源切換回路を内蔵したことを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2063035A JPH03263689A (ja) | 1990-03-13 | 1990-03-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2063035A JPH03263689A (ja) | 1990-03-13 | 1990-03-13 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263689A true JPH03263689A (ja) | 1991-11-25 |
Family
ID=13217671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2063035A Pending JPH03263689A (ja) | 1990-03-13 | 1990-03-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263689A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016506672A (ja) * | 2012-12-20 | 2016-03-03 | クアルコム，インコーポレイテッド | レベルシフタを含むセンスアンプ |
-
1990
- 1990-03-13 JP JP2063035A patent/JPH03263689A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016506672A (ja) * | 2012-12-20 | 2016-03-03 | クアルコム，インコーポレイテッド | レベルシフタを含むセンスアンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631778B2 (ja) | ||
| JPH0494212A (ja) | データ出力回路 | |
| KR900002323A (ko) | 메모리 셀의 센스앰프 구동회로 | |
| JPH05268065A (ja) | Ｃｍｏｓインバータ回路 | |
| JPH02226581A (ja) | ダイナミックメモリ | |
| JPS60223218A (ja) | ダイナミツクバス回路 | |
| JPH0528768A (ja) | 半導体装置 | |
| JP2643716B2 (ja) | バスドライバー | |
| JP2994168B2 (ja) | 初期状態設定回路 | |
| JPH065069A (ja) | ダイナミック・ランダム・アクセス・メモリ | |
| JPH1050073A (ja) | 半導体記憶装置 | |
| JPS60223217A (ja) | ダイナミツクバス回路 | |
| JPH0258925A (ja) | 出力回路 | |
| JPH0462497B2 (ja) | ||
| JPS59127858A (ja) | 集積回路 | |
| JPH05101663A (ja) | 半導体メモリ | |
| JP2849197B2 (ja) | データバス回路 | |
| JP3369706B2 (ja) | 半導体記憶装置 | |
| JPH06231579A (ja) | 半導体記憶回路のデータ入力回路 | |
| JPH02183492A (ja) | メモリ回路 | |
| JPS61165893A (ja) | 半導体不揮発性メモリ | |
| JPS6117288A (ja) | スタテイツク型記憶装置 | |
| JPH06162777A (ja) | 記憶回路装置 | |
| JPH01100656A (ja) | マイクロコンピュータの出力回路 | |
| JPS63141410A (ja) | 入出力回路 |