JPH0326860B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ処理装置に使用されるマイク
ロプログラム制御装置に関する。

（従来の技術） データ処理装置におけるソフトウエア命令の読
出し、解釈、および実行はレジスタ間での情報の
転送、主記憶への動作指令、桁シフトおよび加算
など数十種類の基本動作の組合せに分類できる。
ソフトウエア命令は数個から数十個の基本動作を
順次実行することによつて実行され、これらの基
本動作を指定する指令はマイクロ命令と呼ばれ
る。

ソフトウエア命令の読出し、解釈、および実行
はマイクロ命令の組合せから成るプログラム形式
（マイクロプログラム）により記述できる。この
マイクロプログラムを記憶するための制御記憶
と、制御記憶アドレスを生成するためのアドレス
生成回路と、読出されたプログラムに含まれるマ
イクロ命令を解読してハードウエア制御信号に変
換するための命令解読変換回路とを設けることに
よりソフトウエア命令の制御を実現することがで
きる。この手段はマイクロプログラム制御方式と
呼ばれ、複雑な制御を明確に記述できること、機
能拡張の柔軟性に富むこと、および変更が容易で
あるこことの長所を有する。さらに、マイクロプ
ログラムレベルで記述された診断方式（マイクロ
診断）によれば、故障に対して高検出率と高分解
能とを実現することができることは公知である。
さらに、マイクロ診断は小さなハードウエアで診
断を実現できるという利点もある。

（発明が解決すべき問題点） マイクロプログラム制御装置において、このマ
イクロ診断方式によりキヤツシユメモリ、ならび
にスクラツチパツドメモリのようなRAMで構成
される機能ブロツクを診断する場合には、多量の
診断データが必要である。演算回路をマイクロプ
ログラムの制御のもとで動作させ、この種のデー
タを生成することも可能であるが、ハードウエア
が増加するという欠点があり、制御記憶から増加
させる方法がより望ましい。一方、従来の制御記
憶においてデータフイールドとして使用できる定
数フイールドには分岐アドレスフイールドを兼ね
ているものが多く、たかだか２バイト幅程度であ
つた。したがつて、この種の制御記憶において
RAMを含むブロツクの診断を実行すると、膨大
なステツプ数を必要とするという欠点があつた。
また、ある種のマイクロプログラム制御装置は、
複数の条件を一時に参照し、その結果に応じて多
数の分岐先より一つの条件のみを選択して分岐す
る、いわゆるｎウエイ分岐方式を採用している。
この種の分岐動作においては、条件の組合せによ
つて論理的に分岐しない分岐選択岐を派生するこ
とがある。この選択岐に対応する分岐先アドレス
の示す制御記憶上の位置は離散的に存在し、マイ
クロプログラムの実行時に使用できない無駄なハ
ードウエアとなるという欠点があつた。

本発明の目的は、制御記憶の内部で定数の読出
し動作を指示するマイクロ命令のアドレスとは異
なつたアドレスに置かれた幅広いデータを読出す
ことが可能なように制御すると共に、大量のデー
タを離散的に配置可能なようにして上記欠点を除
去し、RAMの内部で大量のデータが必要な診断
用マイクロプログラムのステツプ数を削減できる
と共に、使用されない制御記憶ロケーシヨンを有
効に使用できるように構成したマイクロプログラ
ム制御装置を提供することにある。

（問題点を解決するための手段） 本発明によるマイクロプログラム制御装置は制
御記憶と、読出しレジスタと、アドレス生成手段
と、デコーダと、検出手段と、ハードウエア制御
回路とを具備して構成したものである。

制御記憶は、マイクロ命令語を記憶するための
ものである。

読出しレジスタは、制御記憶の内容を読出すた
めのものである。

アドレス生成手段は、制御記憶のための読出し
アドレスを生成するためのものである。

デコーダは、読出しレジスタに読出されて格納
されたマイクロ命令語の制御フイールドを解読す
るためのものである。

検出手段は、マイクロ命令語の実行による作業
の終了を検出するためのものである。

ハードウエア制御回路は、デコーダの出力によ
り起動され、読出しレジスタの分岐先アドレスフ
イールドを読出しアドレスとして選択するように
アドレス生成手段を制御し、制御記憶から読出し
レジスタへマイクロ命令語を読出し、上記デコー
ダの解読操作を抑止し、制御フイールド内のデー
タを外部へ転送し、起動された動作の終了事象が
発生するまで新たに読出されたマイクロ命令語の
アドレスフイールドを用いて上記動作を継続する
ためのものである。

（実施例） 次に、本発明について図面を参照して詳細に説
明する。

第１図は、本発明によるマイクロプログラム制
御装置の一実施例を示すブロツク図である。第１
図において、１は制御記憶、２は読出しレジス
タ、３はアドレス切替え器、４はアドレス加算
器、５はマイクロアドレスレジスタ、６は第１の
デコーダ、７は第２のデコーダ、１２は作業メモ
リ、２０はハードウエア制御回路、２１は作業ア
ドレスレジスタ、２３は検出回路である。

第１図において、制御記憶１から読出されたマ
イクロ命令語は読出しレジスタ２に格納され、制
御記憶１の読出しアドレスはアドレス切替え器３
により選択される。このアドレスはアドレス加算
器４において１だけ増分して加算され、マイクロ
アドレスレジスタ５に次のマシンサイクルで読出
すべき制御記憶アドレスとして保持される。

第２図は、本実施例におけるマイクロ命令語形
式の一例を示す図である。この形式のマイクロプ
ログラムが読出しレジスタ２に格納されると、第
１のCMDフイールド（CMD１）の内容は第１の
デコーダ６により解読され、制御記憶１の周辺回
路の制御信号が生成される。例えば、第１の
CMDフイールドの内容が次のマシンサイクルで
後続番地のマイクロ命令の実行を指定する場合に
は、制御信号線３１を介してアドレス切替え器３
がマイクロアドレスレジスタ５の出力を選択する
ように第１のデコーダの出力が制御する。一方、
第１のCMDフイールドの内容が分岐動作を指定
する場合には、第１のデコーダ６は制御信号線３
１を介してアドレス切替え器３が読出しレジスタ
２のARGフイールドの出力を選択するように制
御する。第２のデコーダ７は第２のCMDフイー
ルドの内容を解読し、演算回路系の制御信号を作
成する。

第１図においては、演算回路として作業メモリ
１２のみを図示し、他を省略してある。作業用メ
モリ１２の書込みアドレスは作業アドレスレジス
タ２１から供給されている。作業アドレスレジス
タ２１は第１のデコーダ６からの制御信号により
保持した値を１だけ増分して加算動作させるか、
またはARGフイールドのロード動作を実行する。

次に、診断データロード２（MDL２）マイク
ロ命令について説明する。この種のマイクロ命令
は、第２図に示すマイクロ命令語の第１のCMD
フイールドによつて指定される。上記マイクロ命
令語のARGフイールドは、診断用データの先頭
の一語の格納アドレスを示す。第３図は、上記デ
ータの各語がアドレス部とデータ部とから構成さ
れていることを示す図である。アドレス部は、後
続するデータが格納されるアドレスを指定してい
る。第４図は、上記マイクロ命令語の間の関係を
例示した図である。第４図では、Ａ番地に格納さ
れたMDL２マイクロ命令を含むマイクロ命令語
と、離散的に配置された診断データ語をその
ARGフイールドに格納したアドレスによつて結
合されている旨が示してある。したがつて、
ARGフイールドが指定するアドレスに従つてa₀，
a₁，a₂，……の順でマイクロ命令語を読出すこと
により、離散的に配置された診断データを連結し
てd₀，d₁，d₂，……という連続データとして使用
できる。

第１図において、第１のCMDフイールドのデ
コード信号によつて作業メモリ１２の書込み開始
アドレスが読出しレジスタ２のARGフイールド
から作業アドレスレジスタ２１にロードされてい
る。MDL２マイクロ命令が読出しレジスタ２に
ロードされると、第１のデコーダによつて上記マ
イクロ命令が解読され、ハードウエア制御回路２
０が起動される。同時に、制御信号線３１を介し
て読出しレジスタ２のARGフイールド（アドレ
スa₀）が選択されるようにアドレス切替え回路３
を制御する。この結果、読出しレジスタ２にa₁，
d₀のデータが読出される。一連の診断動作が完了
するまで、読出されたデータがマイクロ命令とし
て解読されないように、信号線３２を介して解読
抑止の指示を第１および第２のデコーダ６，７へ
送出する。ハードウエア制御回路２０は信号線３
３を介して作業メモリ１２に書込み指示信号を送
出し、作業アドレスレジスタ２１が指定するアド
レスＢへ読出しレジスタ２に存在するデータd₀を
書込む。これと並行し、後続動作の準備作業とし
てハードウエア制御回路２０は信号線３４を介し
てアドレス切替え器３に読出しレジスタ２の
ARGフイールドa₁を選択させ、制御記憶１から
a₁番地の内容a₂，d₁を読出す。これと同時に、信
号線３５を介して作業アドレスレジスタ２１にセ
ツトされている値を１だけ増分し、次に書込むア
ドレス（Ｂ＋１）を作成する。以下同様にして、
制御記憶１から読出され、連結されたデータを作
業メモリ１２へ連続して書込むことができる。作
業アドレスレジスタ２１の出力は検出回路２３に
も送出されており、検出回路２３がある値を検出
すると信号線３６を介して検出信号をハードウエ
ア制御回路２０へ送出する。ハードウエア制御回
路２０は上記信号の到来により作業メモリ１２へ
のデータの書込みと、作業アドレスレジスタ２１
の内容の更新とを中止し、マイクロプログラム制
御の再起動作を実行する。すなわち、マイクロア
ドレスレジスタ５に保持されたMDL２マイクロ
命令語の次のアドレス（Ａ＋１）を選択するよう
に、アドレス切替え回路３へ信号線３４を介して
指示を送出し、制御記憶１の（Ａ＋１）番地のデ
ータが読出しレジスタ２へロードされた時点で信
号線３２を介して送出されていた解読抑止信号を
解除する。この時点でMDL２マイクロ命令の動
作が完了してマイクロ命令の制御が起動される。

（発明の効果） 以上説明したように本発明には、制御記憶の内
部で定数の読出し動作を指示するマイクロ命令の
アドレスとは異なつたアドレスに置かれた幅広い
データを読出すことが可能なように制御すると共
に、大量のデータを離散的に配置可能にすること
によつてブロツクの診断における実行ステツプ数
を減ずると共に、無駄なハードウエアを減ずるこ
とができるという効果がある。

【図面の簡単な説明】

第１図は、本発明によるマイクロプログラム制
御装置の一実施例を示すブロツク図である。第２
図は、本発明に係るマイクロ命令語形式を説明す
る説明図である。第３図は、MDL２命令の処理
対象であるデータ語形式を示す説明図である。第
４図は、MDL２命令の動作を示す概念図である。 １……制御記憶、２……読出しレジスタ、３…
…アドレス切替え器、４……アドレス加算器、５
……マイクロアドレスレジスタ、６，７……デコ
ーダ、１２……作業メモリ、２０……ハードウエ
ア制御回路、２１……作業アドレスレジスタ、２
３……検出回路、３１〜３６……信号線。

Claims (1)

【特許請求の範囲】
1. １ マイクロ命令語を記憶するための制御記憶
   と、前記制御記憶の内容を読出すための読出しレ
   ジスタと、前記制御記憶のための読出しアドレス
   を生成するためのアドレス生成手段と、前記読出
   しレジスタ読出されて格納された前記マイクロ命
   令語の制御フイールドを解読するためのデコーダ
   と、前記マイクロ命令語の実行による作業の終了
   を検出するための検出手段と、前記のデコーダの
   出力により起動され、前記読出しレジスタの分岐
   先アドレスフイールドを読出しアドレスとして選
   択するように前記アドレス生成手段を制御し、前
   記制御記憶から前記読出しレジスタへマイクロ命
   令語を読出し、前記のデコーダの解読操作を抑止
   し、制御フイールド内のデーダを外部へ転送し、
   前記起動された動作の終了事象が発生するまで新
   たに読出されたマイクロ命令語のアドレスフイー
   ルドを用いて前記動作を継続するための制御回路
   とを具備して構成したことを特徴とするマイクロ
   プログラム制御装置。