JPH0624352B2 - サンプリング位相誤差検出回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル通信用復調装置におけるサンプリング
クロックの位相誤差検出回路に関する。

〔従来の技術〕

従来、デジタル通信用復調装置等において必要とされる
サンプリングクロックの位相誤差を検出する回路とし
て、信号が＋１から−１に変化するときのゼロクロス
点、つまり信号の中間点のデータにその両側の信号点の
符号から得られる情報を演算することにより、該ゼロク
ロス点の位相を求め、ここから信号点の位相を推定する
方式の回路が提供されている。

〔発明が解決しようとする課題〕

上述した従来のサンプリング位相誤差検出回路では、ダ
ブルサンプリングを行い、クロックとゼロクロス点の位
相差から信号点の位相差を推定している。そのため、フ
ィルタの不完全性等により信号のアイパターンが歪んで
いた場合には、第４図に示したように、推定された信号
点の位相がずれてしまうという問題がある。

本発明はこのような問題を解消し、位相誤差を高精度に
検出することを可能にしたサンプリング位相誤差検出回
路を提供することを目的とする。

〔課題を解決するための手段〕

本発明のサンプリング位相誤差検出回路は、入力信号列
を蓄積する３段構成のシフトレジスタと、このシフトレ
ジスタの２段目のデータの絶対値をとる絶対値回路と、
この絶対値回路の出力の平均値をとる平均回路と、前記
絶対値回路の出力と平均値回路の出力との差を求め、ク
ロック位相誤差の絶対値情報を求める減算器と、前記シ
フトレジスタの１段目と２段目の各データを乗算する第
１乗算器と、この第１乗算器の出力の符号と前記減算器
の出力を乗算し、クロック位相誤差についての極性をも
含んだ情報を求める第２乗算器と、前記シフトレジスタ
の１段目と３段目の各データを乗算し、前後両隣の信号
の符号が逆となることを検出する第３乗算器と、前記第
２乗算器の出力を第３乗算器の出力に応じて両隣の信号
の符号が逆のときにのみ通過させる出力制御回路とを備
えている。

〔作用〕

上述した構成では、位相誤差を検出する信号点における
信号の絶対値を求め、かつその平均値と該絶対値の差を
求めることで、信号点の両隣のみによる出力が抽出で
き、かつこの抽出した出力に信号点の前後の信号情報を
加味することで、常に位相のずれに対して等しく信号
を、両隣の信号が逆符号ときにのみ得ることができ、高
精度な位相誤差の検出を実現する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、第２図
は第１図ａ〜ｅの各部の信号波形図である。

第１図において、位相誤差が検出される入力信号列は３
段に構成したシフトレジスタ１に入力される。そして、
このシフトレジスタ１の２段目のデータａの絶対値ｂを
絶対値回路２において求め、かつ平均回路３において平
均化した平均値ｃを得る。そして、減算器４において絶
対値回路２の出力ｂと平均回路３の平均値ｃとの差ｄを
求める。

一方、前記シフトレジスタ１の２段目のデータを、１段
目のデータと第１乗算器５において乗算し、その積を第
２乗算器６に入力させる。そして、この第２乗算器６に
おいて、前記減算器４から出力される差ｄと乗算し、そ
の積ｅを出力制御回路８に入力させる。

また、前記シフトレジスタ１の１段目のデータと３段目
のデータを第３乗算器７において乗算し、その積を前記
出力制御回路８にゲート信号として入力し、この値に応
じて前記乗算器６の出力ｅを出力側に通過させ、或いは
遮断するように構成している。

ここで位相誤差を検出しようとする信号の一例を第３図
に示す。この図においては、簡略化のために、信号の中
心から１ビット以上の広がりは小さいので無視してい
る。また、実際に出力される波形は、図中の破線のよう
に、各波形の重ね合わせとなるが、個々のインパルス波
形を実線で示した。

図中、ＩＰ１〜ＩＰ８はクロックに対応する個々のイン
パルス波形であり、今インパルス波形ＩＰ１の点Ａの信
号点について考える。クロック位相がずれていた場合、
実際のサンプル点は点Ａの左右いずれかにずれる。点Ａ
を中心とする信号の波形は点Ａに対して対称的なので、
この信号からはクロック位相を推定することは不可能で
ある。これは図中の他のインパルス波形ＩＰ３，ＩＰ
５，ＩＰ７のそれぞれの点Ｂ，Ｃ，Ｄにおいても同様で
ある。

そこで、各信号点の両隣の信号の影響，即ち、図に破線
で示す実際の波形に基づく符号間干渉を考える必要があ
る。しかし、点Ａ，Ｃのように両隣の信号ＩＰ２とＩＰ
４の符号がそれぞれ“正”であり、ＩＰ４とＩＰ６がそ
れぞれ“負”のように、両隣の符号が等しいときは、こ
れら両隣の信号による波形はやはり信号点に対して線対
称になるから、やはりクロック位相を推定することはで
きない。点Ｂ，Ｃの場合のように、両隣の信号ＩＰ２と
ＩＰ４の符号が“正”と“負”であり、ＩＰ６とＩＰ８
の符号が“負”と“正”のように、両隣の符号が逆のと
きには、両隣の信号による波形は信号点に対して点対称
になる。したがって、このような場合のみ位相の推定が
可能となる。

そこで、両隣の信号の符号が逆のときに、その両隣の信
号による波形のみを抽出するような回路を実現すればよ
いことが判る。

したがって、第１図の回路において、先ず、両隣の信号
が逆符号となる全ての組合せ(1,1,-1)(1,-1,-1)(-1,-1,
1)(-1,1,1)による４種の波形を信号点の前後±Ｔの範囲
で第２図のａに示す。Ｔは信号の周期である。そして、
３段構成のシフトレジスタ１は、サンプル点の前後サン
プルの信号の情報を保存しておくことができ、２段目の
出力点をサンプル点とする。このサンプル点の信号は絶
対値回路２において絶対値ｂがとられ、同図ｂの信号と
なる。

第２図のａから、±Ｔ／２の範囲では、サンプル点にお
ける信号の符号は信号点における信号の符号と等しいた
め、サンプル点での信号の絶対値をとると、信号点の信
号による出力だけについてみても、常に絶対値をとって
いることになる。したがって、この絶対値回路２の出力
を平均回路３で平均すれば、両隣の信号による出力値は
平均化されてゼロになり、同図ｃのように信号点の信号
のみによる出力が得られる。

そこで、この平均回路３の出力を絶対値回路２から減算
器４において引けば、第２図のｄのように、両隣の信号
のみによる出力が抽出できる。しかし、この出力ｄで
は、まだ、２種類の波形が存在しているので、サンプル
点の符合とその１サンプルの前の符合の積を第１乗算器
５で求め、その値を減算器４の出力に第２乗算器６で乗
じてやると、その出力は同図ｅのようになり、常に位相
のずれに対して等しい出力を行うようになり、高精度の
サンプリング位相誤差を検出することが可能となる。即
ち、第２図（ｅ）の値を検出すれば、例えば出力が０の
ときには位相のずれが０であり、出力が正のとき、或い
は負のときには、位相が遅れ、或いは進んでいることが
検出でき、更に出力の値（絶対値）がそのまま位相誤差
の量として検出できる。ここで、時間間隔Ｔが位相２π
に相当する。

但し、両隣の信号が逆符合のときのみ出力を行うように
するため、第３乗算器７でサンプル点の前後の符合の積
を求め、その値が負のときのみ出力制御回路８のゲート
を開いて第２乗算器６の出力を出力させるようになって
いる。

〔発明の効果〕

以上説明したように本発明は、信号点の位相の進みや遅
れと、位相誤差の量を直接求めることができるので、フ
ィルタの不完性のためアイパターンが歪んでいる場合で
も高精度にクロック位相誤差を検出することができる効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の各部のａ〜ｅの信号波形を示す図、第３図は位相誤
差を検出しようとする信号の波形図、第４図は従来の検
出回路における問題を説明するためのアイパターンであ
る。 １……シフトレジスタ、２……絶対値回路、３……平均
回路、４……減算器、５……第１乗算器、６……第２乗
算器、７……第３乗算器、８……出力制御回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号列を蓄積する３段構成のシフトレ
   ジスタと、このシフトレジスタの２段目のデータの絶対
   値をとる絶対値回路と、この絶対値回路の出力の平均値
   をとる平均回路と、前記絶対値回路の出力と平均値回路
   の出力との差を求め、クロック位相誤差の絶対値情報を
   求める減算器と、前記シフトレジスタの１段目と２段目
   の各データを乗算する第１乗算器と、この第１乗算器の
   出力の符号と前記減算器の出力を乗算し、クロック位相
   誤差についての極性をも含んだ情報を求める第２乗算器
   と、前記シフトレジスタの１段目と３段目の各データを
   乗算し、前後両隣の信号の符号が逆となることを検出す
   る第３乗算器と、前記第２乗算器の出力を第３乗算器の
   出力に応じて両隣の信号の符号が逆のときにのみ通過さ
   せる出力制御回路とを備えることを特徴とするサンプリ
   ング位相誤差検出回路。