JPH03276228A - マイクロプロセッサ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、コンビエータにおけるプログラムの処理方式
、特に、マイクロプロセッサ処理方式に関する。

（従来の技術） 一般に、マイクロプロセッサ処理方式としては、ハード
ワイヤード処理か、あるいはマイクロプログラム方式に
よる処理で行われ、それぞれの処理方式は以下のような
特徴を有している。すなわち、ハードワイヤード処理は
ロジ・ンクをｌ＼−ドウエアで構成しているので、処理
速度が速い。−方、マイクロプログラム方式は、ＲＯＭ
に記憶されているマイクロ命令の組合わせで処理を実行
するので、ハードウェアの構成が簡略化される。

（発明が解決しようとする課題） しかしながら、ハードワイヤード処理は、処理速度が速
いという特徴を有しているが、全ての処理それぞれに独
自のシーケンサを必要とし、ｌ＼−ドウエアの増大や複
雑化に繋がり、信頼性の低下を招く問題があった。一方
、マイクロプログラム方式は、ハードウェアの構成が簡
略化されるが、マイクロ命令の組合わせで処理を実行す
るため、処理速度の低下を招く問題があった。

本発明は、上記事情に鑑みてなされたもので、ハードワ
イヤード方式の処理速度を維持しながら、一部の処理に
ついてはマイクロ命令の代わりに機械語命令の組合わせ
で処理を実行し、ハードワイヤード、マイクロプログラ
ムの両方式の長所を備えたハードウェアを実現し、性能
を向上させたマイクロプロセッサ処理方式を提供するこ
とを目的とする。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、上記目的を達成するために、マイクロプロセ
ッサの処理において、実行される処理の命令コードを記
憶する記憶手段と１、外部からの要求により実行中の処
理を中断し次に実行されるべき処理を指示する処理指示
手段と、この処理指示手段により指示される処理に伴う
命令コードを予め発生するコード発生手段と、このコー
ド発生手段で発生された命令コードを選択し上記処理指
示手段の指示に基づき上記記憶手段に記憶するコード選
択手段とを具備した構成としたので、外部からソフトウ
ェアで与えられる命令とは別に、マイクロプロセッサ内
部で命令（ａＩ械語）を発生しその命令を記憶手段にセ
ットさせて処理を実行することにより、ハードワイヤー
ドとマイクロプログラムの両方式の長所を取込んで処理
速度を向上させることができる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。

第１図は、本発明の一実施例の構成を示す回路図である
。

第１図に示すように、フリップフロップで構成されるＮ
ＭＩ制御回路１は外部からのＮＭＩ要求２によってセッ
トされ、ＮＭ、ｌ−８ＥＬ信号３を出力する。ＮＭＩ制
御回路１はＮＭＩ要求２と図示しない他の要求と調整し
、適当なタイミングでＮＭＩ制御ルーチンを実行するよ
うに制御する。ここでいうＮ　Ｍ　１　（Ｎｏｎ　Ｍａ
ｓｋａｂｌｅ　１ｎｅｔｒｒｕｐｔ）とは・　「マスク
することができない割り込み」であり、マイクロプロセ
ッサが他のいかなる処理ルーチンを実行中であフても常
に受は付けられる。ＮＭＩ制御ルーチンにおいては、次
に実行すべき命令のアドレスを保持しているプログラム
カウンタＰＣ（不図示）の内容をスタック（不図示）に
セーブした後に特定アドレス７ＮＮ’番地にジャンプす
るが、これは通常の外部からのソフトウェアのコマンド
によるＣＡＬＬ″ＮＮ“命令で飛び先番地を“ＮＮ“と
したものと等価である。例えば、マイクロプロセッサと
して、ｒ　Ｚ　８０Ｊが採用されていれば、“００８６
Ｂ　”番地に固定的にジャンプする。

ＮＭＩ制御回路１から出力されるＮＭ］−８ＥＬ信号３
は、マルチプレクサで構成されるセレクタ４へ直接およ
びインバータ５を介してそれぞれ入力される。一方、セ
レクタ４には、通常ルーチンにおける外部プログラム５
による命令コードであるプログラムコード４ａと外部か
らのソフトウェアコマンドによるＣＡＬＬ　“ＮＮ”命
令に相当するコードを発生するコード発生部６で発生さ
れるＣＡＬＬ″ＮＮ”命令４ｂが入力される。このコー
ド発生部６は、例えばスイッチなど固定レベルが得られ
る簡単なハードウェアで構成され、マイクロプロセッサ
起動後、ＣＡＬＬ　ＮＮ”コードに相当するコードを固
定されたバイナリレベルで自動的にコード（機械語）を
発生する。これら入力される各命令コードはセレクタ４
にて、プログラムコード４ａはインバータ７を介したＮ
ＭＩ−８ＥＬ信号３により、またＣＡＬＬ　ＮＮ”命令
４ｂは直接入力されるＮＭＩ−８ＥＬ信号３によりそれ
ぞれ図示しない論理ゲートで選択され、次に処理される
べき命令コードを記憶する命令レジスタ８にセットされ
る。

次に、上記構成の本発明の一実施例の作用について説明
する。

通常のときには、ＮＭＩ要求２が入力されないのでＮＭ
Ｉ−８ＥＬ信号３はインアクティブとなり、インバータ
７を介してセレクタ４に入力されるＮＭＩ−ＳＥＬ信号
３によって、外部プログラム５による命令コード４ａが
選択されて命令レジスタ８に出力される。従って、マイ
クロプロセッサはプログラムによる命令を実行する。

一方、外部からＮＭＩ要求２があり受付けられると、Ｎ
ＭＩ制御回路１はセットされ、ＮＭＩ−３ＥＬ信号３は
アクティブとなるので、セレクタ４に直接入力されるＮ
ＭＩ−３ＥＬ信号３によって、コード発生部６において
電源オン後予め発生されているＣＡＬＬ　ＮＮ“命令４
ｂが選択され命令レジスタ８に出力される。従って、マ
イクロプロセッサは現在実行されている処理を中断しＮ
ＭＩ制御ルーチン処理を実行する。すなわち、実行中の
処理を中断する動作として、次に実行すべきプログラム
による命令のアドレスを保持しているブロクラムカウン
タＰＣの内容をスタックにセーブした後に、例えばｒ　
Ｚ　８０Ｊにおけるジャンプ先の特定アドレス“ＮＮ”
番地に指定されている処理に相当する処理、つまりコー
ド発生部６にて発生されたＣＡＬＬ　“ＮＮ”命令４ｂ
に基づいて処理を実行する。

なお、本発明は上記実施例に限定されることなく種々変
形可能なことは勿論である。

［発明の効果コ 以上詳述したように、本発明のマイクロプロセッサ処理
方式によれば、外部プログラムで与えられる命令とは別
に、コード発生手段によりマイクロプロセッサ内部で命
令を発生するハードウェアを備えその命令に基づいて処
理を実行することにより、ハードワイヤードとマイクロ
プログラムの両方式の長所を有することになるので、処
理速度を向上させることができ、また、コード発生手段
は簡単なハードウェアで構成されるので、回路構成が簡
略化され、信頼性の向上およびコストダウンが達成され
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図である。 ■・・・ＮＭＩ制御回路（処理指示手段）、２・・・Ｎ
ＭＩ要求、 ４・・・セレクタ（コード選択手段）、６・・・コード
発生部（コード発生手段）、８・・・命令レジスタ（記
憶手段）。

Claims (1)

【特許請求の範囲】
1. 　マイクロプロセッサの処理において、実行される処理
   の命令コードを記憶する記憶手段と、外部からの要求に
   より実行中の処理を中断し次に実行されるべき処理を指
   示する処理指示手段と、この処理指示手段により指示さ
   れる処理に伴う命令コードを予め発生するコード発生手
   段と、このコード発生手段で発生された命令コードを選
   択し上記処理指示手段の指示に基づき上記記憶手段に記
   憶するコード選択手段とを具備したことを特徴とするマ
   イクロプロセッサ処理方式。