JPH03280539A - 絶縁膜を備えた半導体装置の製造方法 - Google Patents
絶縁膜を備えた半導体装置の製造方法Info
- Publication number
- JPH03280539A JPH03280539A JP8196790A JP8196790A JPH03280539A JP H03280539 A JPH03280539 A JP H03280539A JP 8196790 A JP8196790 A JP 8196790A JP 8196790 A JP8196790 A JP 8196790A JP H03280539 A JPH03280539 A JP H03280539A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- film
- bias
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
本発明は、絶縁膜を備えた半導体装置の製造方法に関し
、特に、ＥＣＲプラズマＣＶＤ法により基板の段差部、
例えば電極、配線等の上に絶ａ膜を形成する技術に関す
るものである。
、特に、ＥＣＲプラズマＣＶＤ法により基板の段差部、
例えば電極、配線等の上に絶ａ膜を形成する技術に関す
るものである。
［従来の技術）
半導体集積回路の眉間絶縁膜やパッシベーション膜とし
ては、通常、熱ＣＶＤ法や高周波プラズマＣＶＤ法によ
り形成された酸化膜、窒化膜等が用いられている。しか
し、近年、半導体装置の集積化及び高密度化が進み、配
線間隔、配線幅等の構造寸法がサブミクロン領域に移行
するに伴って絶縁膜の高品質化が要求されるようになり
、上記の成膜方法以外の手法が種々試みられている。そ
のうちの１つとして、低温成膜可能で耐酸性、緻密性に
優れた絶縁膜を形成できるＥＣＲ（１を子サイクロトロ
ン共鳴）プラズマＣＶＤ法が開発されている。
ては、通常、熱ＣＶＤ法や高周波プラズマＣＶＤ法によ
り形成された酸化膜、窒化膜等が用いられている。しか
し、近年、半導体装置の集積化及び高密度化が進み、配
線間隔、配線幅等の構造寸法がサブミクロン領域に移行
するに伴って絶縁膜の高品質化が要求されるようになり
、上記の成膜方法以外の手法が種々試みられている。そ
のうちの１つとして、低温成膜可能で耐酸性、緻密性に
優れた絶縁膜を形成できるＥＣＲ（１を子サイクロトロ
ン共鳴）プラズマＣＶＤ法が開発されている。
このＥＣＲプラズマＣＶＤ法は、所定強度の磁場中にガ
スを導入し、ここに磁場強度に対応した周波数のマイク
ロ波を入射することによって該マイクロ波のエネルギー
を共鳴吸収させ、これにより高密度に生成されたプラズ
マを、反応ガスと伴に基板上に導入して成膜するもので
ある。
スを導入し、ここに磁場強度に対応した周波数のマイク
ロ波を入射することによって該マイクロ波のエネルギー
を共鳴吸収させ、これにより高密度に生成されたプラズ
マを、反応ガスと伴に基板上に導入して成膜するもので
ある。
ここで、基板上の段差（例えば、基板上に形成された電
極、配線等による凹凸）の上に絶縁膜を形成する場合に
は、絶縁特性を向上させ、或いは多層構造を形成可能と
するために、平坦化処理を施す必要がある。この平坦化
処理を不要とするために、絶縁膜の成膜時に平坦化を達
成する方法として、基板に高周波バイアスを印加し、基
板の自己バイアス効果によってエツチングとデイポジシ
ョンを同時に行なうバイアススパッタリング法が知られ
ている。この高周波バイアスの印加は、ＥＣＲプラズマ
ＣＶＤ法においても施すことが可能であり、これにより
、絶縁膜の段差被覆性の改善が期待されている。
極、配線等による凹凸）の上に絶縁膜を形成する場合に
は、絶縁特性を向上させ、或いは多層構造を形成可能と
するために、平坦化処理を施す必要がある。この平坦化
処理を不要とするために、絶縁膜の成膜時に平坦化を達
成する方法として、基板に高周波バイアスを印加し、基
板の自己バイアス効果によってエツチングとデイポジシ
ョンを同時に行なうバイアススパッタリング法が知られ
ている。この高周波バイアスの印加は、ＥＣＲプラズマ
ＣＶＤ法においても施すことが可能であり、これにより
、絶縁膜の段差被覆性の改善が期待されている。
しかしながら、ＥＣＲプラズマＣＶＤ法により高周波バ
イアスの印加の下で基板上に絶縁膜を形成した場合には
、高周波バイアスに基づくイオン衝撃等により、基板上
の配線等にヒロック、ストレスマイグレーション、その
他の損傷が発生するという問題点があった。
イアスの印加の下で基板上に絶縁膜を形成した場合には
、高周波バイアスに基づくイオン衝撃等により、基板上
の配線等にヒロック、ストレスマイグレーション、その
他の損傷が発生するという問題点があった。
更に、絶縁膜のうち段差部を被覆する部分の膜質が特に
悪いことから、膜内に空洞が発生する場合があり、また
、印加する高周波バイアスの出力増加に伴って膜厚分布
が不均一となり、全体としてもＭ質が悪化するという問
題点があった。
悪いことから、膜内に空洞が発生する場合があり、また
、印加する高周波バイアスの出力増加に伴って膜厚分布
が不均一となり、全体としてもＭ質が悪化するという問
題点があった。
そこで、本発明は上記問題点を解決するものであり、そ
の課題は、ＥＣＲプラズマＣＶＤ法の特性を利用して成
膜状態の異なる複数工程を以て絶縁膜を形成することに
よって、膜質が高く、段差被覆性及び平坦性に優れた絶
縁膜が形成可能であって、しかも下地損傷を生じない絶
縁膜の製造方法を提供することにある。
の課題は、ＥＣＲプラズマＣＶＤ法の特性を利用して成
膜状態の異なる複数工程を以て絶縁膜を形成することに
よって、膜質が高く、段差被覆性及び平坦性に優れた絶
縁膜が形成可能であって、しかも下地損傷を生じない絶
縁膜の製造方法を提供することにある。
上記問題点を解決するために、本発明が講じた手段は、
基板に高周波バイアスを印加しないか、又は低出力の高
周波バイアスを印加することにより、基板上の段差部の
周面上に下地保護絶縁膜を形成する工程と、その後、よ
り高出力の高周波バイアス下にて下地保護絶縁膜の上層
に高被覆性絶縁膜を形成する工程とを設けるものである
。
周波バイアスを印加することにより、基板上の段差部の
周面上に下地保護絶縁膜を形成する工程と、その後、よ
り高出力の高周波バイアス下にて下地保護絶縁膜の上層
に高被覆性絶縁膜を形成する工程とを設けるものである
。
また、高被覆性絶縁膜を形成する工程の後に、成膜ガス
中にＡｒ又はＡｒ及びＨｅを混入して高周波バイアス下
にて成膜する工程を設け、平坦化絶縁膜を形成する場合
もある。
中にＡｒ又はＡｒ及びＨｅを混入して高周波バイアス下
にて成膜する工程を設け、平坦化絶縁膜を形成する場合
もある。
このような上記各工程において、基板の周囲にはカスプ
磁場（逆方向の２つの発散磁場によって形成される磁場
をいう、）を形成し、このカスプ磁場中におけるカスプ
面（法線方向の磁界強度がゼロになる平面若しくは曲面
をいう、）の近傍に基板を設置し、基板面をカスプ面に
対して平行に配置する場合もある。
磁場（逆方向の２つの発散磁場によって形成される磁場
をいう、）を形成し、このカスプ磁場中におけるカスプ
面（法線方向の磁界強度がゼロになる平面若しくは曲面
をいう、）の近傍に基板を設置し、基板面をカスプ面に
対して平行に配置する場合もある。
かかる手段によれば、基板上の段差部には、先ず、高周
波バイアス無印加又は低出力の高周波バイアス印加によ
り下地保護絶縁膜が形成される。
波バイアス無印加又は低出力の高周波バイアス印加によ
り下地保護絶縁膜が形成される。
この絶縁膜は、高周波バイアス印加による基板の自己バ
イアス効果がない状態又は弱い状態で成膜されるため、
段差部や基板表面に損傷を与えるおそれが少なく、また
、電極や配線部のヒロックやストレスマイグレーション
の発生を防ぐことができる。
イアス効果がない状態又は弱い状態で成膜されるため、
段差部や基板表面に損傷を与えるおそれが少なく、また
、電極や配線部のヒロックやストレスマイグレーション
の発生を防ぐことができる。
次に、下地保護絶縁膜の上層に、より高出力の高周波バ
イアスを印加することにより高被覆性絶縁膜を形成する
ので、基板の自己バイアス効果により段差部の被覆性が
改善され、絶縁膜の上面の平坦性が向上する。この工程
中、上記の下地保護絶縁膜の存在によって、高周波バイ
アス印加による段差部等の損傷は生じない。
イアスを印加することにより高被覆性絶縁膜を形成する
ので、基板の自己バイアス効果により段差部の被覆性が
改善され、絶縁膜の上面の平坦性が向上する。この工程
中、上記の下地保護絶縁膜の存在によって、高周波バイ
アス印加による段差部等の損傷は生じない。
更に、この後に、成膜ガス中にＡｒを混入して成膜する
工程を設ける場合には、自己バイアス効果によるスパッ
タ作用が強化され、高いアスペクト比を備えた配線等の
段差部上にも、より平坦な絶縁膜を形成することができ
る。Ａｒと共にＨｅを混入する場合には、Ａｒのスパッ
タエツチング速度が緩和され、絶縁膜中へのＡｒの混入
を防止する上に、スパッタ速度の面内均一性を向上させ
る効果がある。したがって、ＡｒとＨｅの流量及び混合
比を調整することによって、段差部形状に応じた絶縁膜
の平坦化を図ることが可能であり、更に、膜質改善及び
膜厚の均一化を期すことができる。
工程を設ける場合には、自己バイアス効果によるスパッ
タ作用が強化され、高いアスペクト比を備えた配線等の
段差部上にも、より平坦な絶縁膜を形成することができ
る。Ａｒと共にＨｅを混入する場合には、Ａｒのスパッ
タエツチング速度が緩和され、絶縁膜中へのＡｒの混入
を防止する上に、スパッタ速度の面内均一性を向上させ
る効果がある。したがって、ＡｒとＨｅの流量及び混合
比を調整することによって、段差部形状に応じた絶縁膜
の平坦化を図ることが可能であり、更に、膜質改善及び
膜厚の均一化を期すことができる。
このように、成膜状態の異なった複数の工程により段階
的に絶縁膜を形成するので、基板表面や段差部等に損傷
を与えることもなく、段差被覆性が良く、充分に平坦化
された高品質の絶縁膜を形成することができる。
的に絶縁膜を形成するので、基板表面や段差部等に損傷
を与えることもなく、段差被覆性が良く、充分に平坦化
された高品質の絶縁膜を形成することができる。
上記の各工程において、基板の周囲にカプス磁場を形成
し、カプス面の近傍に基板を平行配置した場合には、カ
プス面の磁束の急激な発散により基板に到達するプラズ
マ流が均一化され、絶縁膜の膜厚及び膜質の均一化が更
に向上する。この効果は高出力の高周波バイアス印加時
にも失われないため、上記方法には特に有効である。
し、カプス面の近傍に基板を平行配置した場合には、カ
プス面の磁束の急激な発散により基板に到達するプラズ
マ流が均一化され、絶縁膜の膜厚及び膜質の均一化が更
に向上する。この効果は高出力の高周波バイアス印加時
にも失われないため、上記方法には特に有効である。
次に、添付図面を参照して、本発明に係る半導体装置の
製造方法の実施例を説明する。
製造方法の実施例を説明する。
先ず、第１図を参照して、本実施例に用いるＥＣＲプラ
ズマＣＶＤＩ置装構造を説明する。導波管１はマイクロ
波導入窓２を介して、主磁気コイル４により磁場が形成
されたプラズマ生成室５に接続されており、空洞共振器
を構成するプラズマ生成室５内でマイクロ波周波数と磁
界強度がＥＣＲ条件を充たすことにより、第１ガス導入
系３から流入する０□ガスはエネルギーを共鳴吸収し、
高密度のプラズマとなる。この０！プラズマは、開口部
８付近に形成された発散磁場によって、プラズマ生成室
５から反応室６へ引き出される。この時、第２ガス導入
系７からＳｉＨ，（シラン）ガスを導入すると、０！プ
ラズマのエネルギーにより５ｉＨａガスが分解されて、
試料台１０に設置された基板９の表面上にＳｉ０ｇ膜が
形成される。ここで、試料台ＩＯには、高周波電源１２
が接続され、基板９にＲＦバイアスを印加できるように
なっており、また、試料台１０の下方には補助磁気コイ
ル１１が設けられ、主磁気コイル４により形成される発
散磁場と補助磁気コイル２により形成される磁場とから
反応室６内にカスプ磁場が形成されるようになっている
。
ズマＣＶＤＩ置装構造を説明する。導波管１はマイクロ
波導入窓２を介して、主磁気コイル４により磁場が形成
されたプラズマ生成室５に接続されており、空洞共振器
を構成するプラズマ生成室５内でマイクロ波周波数と磁
界強度がＥＣＲ条件を充たすことにより、第１ガス導入
系３から流入する０□ガスはエネルギーを共鳴吸収し、
高密度のプラズマとなる。この０！プラズマは、開口部
８付近に形成された発散磁場によって、プラズマ生成室
５から反応室６へ引き出される。この時、第２ガス導入
系７からＳｉＨ，（シラン）ガスを導入すると、０！プ
ラズマのエネルギーにより５ｉＨａガスが分解されて、
試料台１０に設置された基板９の表面上にＳｉ０ｇ膜が
形成される。ここで、試料台ＩＯには、高周波電源１２
が接続され、基板９にＲＦバイアスを印加できるように
なっており、また、試料台１０の下方には補助磁気コイ
ル１１が設けられ、主磁気コイル４により形成される発
散磁場と補助磁気コイル２により形成される磁場とから
反応室６内にカスプ磁場が形成されるようになっている
。
次に、上記のＥＣＲプラズマＣＶＤ装置を用いてＳｉＯ
□膜を形成する方法を、第２図を参照して説明する。第
２図（ａ）に示すように、シリコン基Ｆｉ、２１の表面
上には配線２２が形成されてお。
□膜を形成する方法を、第２図を参照して説明する。第
２図（ａ）に示すように、シリコン基Ｆｉ、２１の表面
上には配線２２が形成されてお。
す、これらの上に、第２図（ｂ）に示すように、基板に
下地保護酸化膜２３を形成する。この下地保護酸化膜２
３は、配線２２の表面に損傷、ヒロック、ストレスマイ
グレーションを発生させないため、シリコン基板２１に
ＲＦバイアスを印加しないか又は小出力のＲＦバイアス
を印加して形成される。また、後の平坦化了程を短縮す
るためになるべく薄＜形成する０次に、第２図（Ｃ）に
示すように、高出力のＲＦバイアスをシリコン基板２１
に印加して、より段差被覆性を向上させた高被覆性酸化
膜２４を形成して膜厚をある程度大きくする。最後に、
第２図（ｄ）に示すように、反応室６内にＡｒ及びＨｅ
ガスを導入してスパッタエツチング効果を生じさせ、平
坦化酸化膜２５を形成する。
下地保護酸化膜２３を形成する。この下地保護酸化膜２
３は、配線２２の表面に損傷、ヒロック、ストレスマイ
グレーションを発生させないため、シリコン基板２１に
ＲＦバイアスを印加しないか又は小出力のＲＦバイアス
を印加して形成される。また、後の平坦化了程を短縮す
るためになるべく薄＜形成する０次に、第２図（Ｃ）に
示すように、高出力のＲＦバイアスをシリコン基板２１
に印加して、より段差被覆性を向上させた高被覆性酸化
膜２４を形成して膜厚をある程度大きくする。最後に、
第２図（ｄ）に示すように、反応室６内にＡｒ及びＨｅ
ガスを導入してスパッタエツチング効果を生じさせ、平
坦化酸化膜２５を形成する。
このように、成膜条件を段階的に変えた複数の工程によ
って、完全に平坦化された酸化膜を形成することが可能
であり、しかも、下地保護酸化膜２３によって、シリコ
ン基板２１の表面や配ｍ２２に与える損傷が少なくなり
、ヒロック、ストレスマイグレーション等が発生しない
、ここに、上記の第２図（ａ）、（ｂ）及び（ｃ）の各
工程において、それぞれ、成膜条件の異なった複数の酸
化膜を形成することも可能であり、また、各工程の間に
、前後の工程における成膜条件の中庸的な条件で成膜す
る工程を設けることもできる。二のような形成方法の例
として、ＥＣＲプラズマＣＶＤ法の基本的な成膜条件を
第１表に示し、第２表には、第１実施例における各工η
ごとの成膜条件を示す。
って、完全に平坦化された酸化膜を形成することが可能
であり、しかも、下地保護酸化膜２３によって、シリコ
ン基板２１の表面や配ｍ２２に与える損傷が少なくなり
、ヒロック、ストレスマイグレーション等が発生しない
、ここに、上記の第２図（ａ）、（ｂ）及び（ｃ）の各
工程において、それぞれ、成膜条件の異なった複数の酸
化膜を形成することも可能であり、また、各工程の間に
、前後の工程における成膜条件の中庸的な条件で成膜す
る工程を設けることもできる。二のような形成方法の例
として、ＥＣＲプラズマＣＶＤ法の基本的な成膜条件を
第１表に示し、第２表には、第１実施例における各工η
ごとの成膜条件を示す。
第 １ 表
第
表
ここで、前処理工程においては、第１ガス導入系３から
の０２ガスのみを導入し、第２ガス導入系７からはＳｉ
Ｈ，ガスを導入しない、これは、シリコン基板２１の表
面に０２プラズマを照射することによって、表面を活性
化すると共にクリーニング効果を生ぜしめるものである
。また、第１層の酸化膜を形成する第１工程と、高出力
のＲＦバイアスを印加して成膜する第３工程との間に、
小出力のＲＦバイアスを印加して成膜する第２工程を設
けている。更に、第４工程におけるＡ「ガス及びＨｅガ
スは、酸化膜の平坦化の進行状態を観察しながら、各流
量及び混合割合を調整して成膜することもできる０例え
ば、スパッタエツチング速度を低下させたい場合には、
Ａｒガスの流量を低下させ又はＨｅガスの流量を増加す
ることにより対処できる。なお、Ｈｅガスの混入は、Ａ
ｒガスによるスパッタエツチング速度をある程度低下さ
せ、また、酸化膜中にＡｒが混入することによって成膜
後にＡｔが脱気して酸化膜を破壊する現象を防止し、更
に膜厚分布を均一化する効果がある。一方、Ｈｅガスは
他の物質との反応性が低いため、膜質に影響を与えない
、第４図には、Ａｒガスを混入しない場合と、Ａｒガス
及びＨｅガスの双方を混入した場合とを比較するために
、双方の条件にて形成した酸化膜のＢＨＦ （ＨＦ、Ｈ
！０及びＮＨ，Ｆの混合液）によるエツチング速度−耐
酸性の目安となる−と、酸化膜の成膜速度とを示した。
の０２ガスのみを導入し、第２ガス導入系７からはＳｉ
Ｈ，ガスを導入しない、これは、シリコン基板２１の表
面に０２プラズマを照射することによって、表面を活性
化すると共にクリーニング効果を生ぜしめるものである
。また、第１層の酸化膜を形成する第１工程と、高出力
のＲＦバイアスを印加して成膜する第３工程との間に、
小出力のＲＦバイアスを印加して成膜する第２工程を設
けている。更に、第４工程におけるＡ「ガス及びＨｅガ
スは、酸化膜の平坦化の進行状態を観察しながら、各流
量及び混合割合を調整して成膜することもできる０例え
ば、スパッタエツチング速度を低下させたい場合には、
Ａｒガスの流量を低下させ又はＨｅガスの流量を増加す
ることにより対処できる。なお、Ｈｅガスの混入は、Ａ
ｒガスによるスパッタエツチング速度をある程度低下さ
せ、また、酸化膜中にＡｒが混入することによって成膜
後にＡｔが脱気して酸化膜を破壊する現象を防止し、更
に膜厚分布を均一化する効果がある。一方、Ｈｅガスは
他の物質との反応性が低いため、膜質に影響を与えない
、第４図には、Ａｒガスを混入しない場合と、Ａｒガス
及びＨｅガスの双方を混入した場合とを比較するために
、双方の条件にて形成した酸化膜のＢＨＦ （ＨＦ、Ｈ
！０及びＮＨ，Ｆの混合液）によるエツチング速度−耐
酸性の目安となる−と、酸化膜の成膜速度とを示した。
このように、Ａｒガス及びＨｅガスの混入は膜質には大
きな影響を与えない一方で、ＲＦ小出力混合比により成
膜速度等を変えることができるので、成膜条件を制御す
る手段の一つとすることができると共に、同一工程内に
おいてＡ「ガス及びＨｅガスの混合比を変更する等の手
段により成膜条件を変化させることが可能となり、工程
の省略及び短縮化を図ることができる。
きな影響を与えない一方で、ＲＦ小出力混合比により成
膜速度等を変えることができるので、成膜条件を制御す
る手段の一つとすることができると共に、同一工程内に
おいてＡ「ガス及びＨｅガスの混合比を変更する等の手
段により成膜条件を変化させることが可能となり、工程
の省略及び短縮化を図ることができる。
上記の効果は、第３表に各工程の条件を示す第２実施例
においても同様に達成される。この第２実施例では、下
地保護絶縁膜を形成する第１工程において、小出力のＲ
Ｆバイアスを基板に印加することによりある程度の段差
被覆性を６育保している。ここで、第２工程は、膜厚の
均一性を改善するために導入されたものである。
においても同様に達成される。この第２実施例では、下
地保護絶縁膜を形成する第１工程において、小出力のＲ
Ｆバイアスを基板に印加することによりある程度の段差
被覆性を６育保している。ここで、第２工程は、膜厚の
均一性を改善するために導入されたものである。
第 ３ 表
更に、上記の第１実施例及び第２実施例に示す４工程の
後に第４表に示す２工程を追加することによって、より
完全に平坦化成膜を施すことが可能であり、高アスペク
ト比の配線部が形成された基板上にも平坦な酸化膜を成
膜することが可能である。
後に第４表に示す２工程を追加することによって、より
完全に平坦化成膜を施すことが可能であり、高アスペク
ト比の配線部が形成された基板上にも平坦な酸化膜を成
膜することが可能である。
第
４
表
以上の実施例においては、主磁気コイル４による磁場に
加えて補助磁気コイル１１による磁場を発生させ、両磁
場により、反応室６内にカスプ磁場を形成しており、シ
リコン基板２１がカスプ面上に沿って平行に配置するよ
うにしている。この結果、シリコン基板９に到達するプ
ラズマの密度及びエネルギーが均一化すると考えられ、
実際にも膜厚及び膜質の面内分布が均一化される。この
効果は、第４図に示すように、従来の発散磁場の下にお
ける成膜と異なり、ＲＦ比出力高い場合にも失われない
ので、均一性を低下させることなくＲＦ印加を施すこと
ができる。
加えて補助磁気コイル１１による磁場を発生させ、両磁
場により、反応室６内にカスプ磁場を形成しており、シ
リコン基板２１がカスプ面上に沿って平行に配置するよ
うにしている。この結果、シリコン基板９に到達するプ
ラズマの密度及びエネルギーが均一化すると考えられ、
実際にも膜厚及び膜質の面内分布が均一化される。この
効果は、第４図に示すように、従来の発散磁場の下にお
ける成膜と異なり、ＲＦ比出力高い場合にも失われない
ので、均一性を低下させることなくＲＦ印加を施すこと
ができる。
以上説明したように、本発明は、ＥＣＲプラズマＣＶＤ
法を用いた半導体装置の製造方法において、基板に印加
する高周波バイアスの出力、Ａｒガス等の混入有無等の
条件を変えた複数の工程によって基板の段差部上に絶縁
膜を形成することに特徴を有するので、以下の効果を奏
する。
法を用いた半導体装置の製造方法において、基板に印加
する高周波バイアスの出力、Ａｒガス等の混入有無等の
条件を変えた複数の工程によって基板の段差部上に絶縁
膜を形成することに特徴を有するので、以下の効果を奏
する。
■ 高周波バイアスの印加の有無及び高周波バイアスの
出力の増減によって、下地保護絶縁膜と高被覆性絶縁膜
を形成するので、基板表面及び段差部に損傷を与えずに
段差被覆性の良い絶縁膜を形成できる。
出力の増減によって、下地保護絶縁膜と高被覆性絶縁膜
を形成するので、基板表面及び段差部に損傷を与えずに
段差被覆性の良い絶縁膜を形成できる。
■ Ａｒガスの混入により平坦化絶縁膜を成膜する工程
を設ける場合には、高周波バイアスの印加によるスパッ
タ効果が強化され、高アスペクト比の段差部上にも充分
な平坦性を備えた絶縁膜を形成することができる。ここ
で、Ｈｅガスを混合する場合には、スパッタエツチング
条件を調整変更することができると共にその面内均一性
を高めることができ、更に、絶縁膜中へのＡｒの混入を
防止できる。
を設ける場合には、高周波バイアスの印加によるスパッ
タ効果が強化され、高アスペクト比の段差部上にも充分
な平坦性を備えた絶縁膜を形成することができる。ここ
で、Ｈｅガスを混合する場合には、スパッタエツチング
条件を調整変更することができると共にその面内均一性
を高めることができ、更に、絶縁膜中へのＡｒの混入を
防止できる。
■ 基板の周囲にカスプ磁場を形成し、カスプ面近傍に
基板を設置する場合には、膜厚及び膜質の均一性が向上
する。また、高出力の高周波バイアスを印加する場合に
もその均一性は悪化しないので、高周波バイアスによる
平坦化制御をより有効に行なうことができる。
基板を設置する場合には、膜厚及び膜質の均一性が向上
する。また、高出力の高周波バイアスを印加する場合に
もその均一性は悪化しないので、高周波バイアスによる
平坦化制御をより有効に行なうことができる。
第１図は本発明による半導体装置の製造方法の実施例に
用いるＥＣＲプラズマＣＶＤ装置の構造を示す縦断面図
である。 第２図は同実施例の製造方法を示す工程断面図である。 第３図は同実施例における絶縁膜のエツチング速度及び
成膜速度のＲＦ比出力対する依存性を、Ａｒガスを成膜
ガス中に混入せずに形成した場合と、Ａｒガス及びＨｅ
ガスを成膜ガス中に混合した場合との比較において示す
グラフ図である。 第４図は同実施例において形成した絶縁膜の膜厚の面内
均一性を従来技術との比較において示すグラフ図である
。 〔符号の説明〕 ｌ・・・導波管 ２・・・マイクロ波導入窓 ３・・・第１ガス導入系 ４・・・主磁気コイル ５・・・プラズマ生成室 ６・・・反応室 ７・・・第２ガス導入系 ８・・・開口部 ９・・・基板 １０・・・試料台 １１・・・補助磁気コイル １２・・・高周波電源 ２１・・・シリコン基板 ２２・・・配線 ２３・・・下地保護酸化膜 ２４・・・高被覆性酸化膜 ２５・・・平坦化酸化膜。 排気系 第 ］ 図 第 図 ００ ００ ３００ ４００ ５００ ＲＦ−Ｐｏｗｅｒ （Ｗ） ００ 第 区 試料中心がらの距離 第 図
用いるＥＣＲプラズマＣＶＤ装置の構造を示す縦断面図
である。 第２図は同実施例の製造方法を示す工程断面図である。 第３図は同実施例における絶縁膜のエツチング速度及び
成膜速度のＲＦ比出力対する依存性を、Ａｒガスを成膜
ガス中に混入せずに形成した場合と、Ａｒガス及びＨｅ
ガスを成膜ガス中に混合した場合との比較において示す
グラフ図である。 第４図は同実施例において形成した絶縁膜の膜厚の面内
均一性を従来技術との比較において示すグラフ図である
。 〔符号の説明〕 ｌ・・・導波管 ２・・・マイクロ波導入窓 ３・・・第１ガス導入系 ４・・・主磁気コイル ５・・・プラズマ生成室 ６・・・反応室 ７・・・第２ガス導入系 ８・・・開口部 ９・・・基板 １０・・・試料台 １１・・・補助磁気コイル １２・・・高周波電源 ２１・・・シリコン基板 ２２・・・配線 ２３・・・下地保護酸化膜 ２４・・・高被覆性酸化膜 ２５・・・平坦化酸化膜。 排気系 第 ］ 図 第 図 ００ ００ ３００ ４００ ５００ ＲＦ−Ｐｏｗｅｒ （Ｗ） ００ 第 区 試料中心がらの距離 第 図
Claims (3)
- （１）基板に高周波バイアスを印加可能なＥＣＲプラズ
マＣＶＤ法により、該基板に形成された段差部上に絶縁
膜を形成する工程を有する半導体装置の製造方法におい
て、 高周波バイアスを印加しないか又は低出力の高周波バイ
アスを印加することにより、前記段差部の周面上に下地
保護絶縁膜を形成する工程と、その後、より高出力の高
周波バイアス下にて該下地保護絶縁膜の上層に高被覆性
絶縁膜を形成する工程とを有することを特徴とする絶縁
膜を備えた半導体装置の製造方法。 - （２）前記高被覆性絶縁膜を形成する工程の後に、Ａｒ
又はＡｒ及びＨｅを混入した成膜ガスにより高周波バイ
アス下において平坦化絶縁膜を形成する工程を有するこ
とを特徴とする請求項第１項に記載の絶縁膜を備えた半
導体装置の製造方法。 - （３）前記各工程において、前記基板の周囲にはカスプ
磁場が形成され、前記基板は該カスプ磁場中におけるカ
スプ面近傍に設置され、前記基板の表面は該カスプ面に
対し平行に配置されていることを特徴とする請求項第１
項又は第２項に記載の絶縁膜を備えた半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081967A JP2803304B2 (ja) | 1990-03-29 | 1990-03-29 | 絶縁膜を備えた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081967A JP2803304B2 (ja) | 1990-03-29 | 1990-03-29 | 絶縁膜を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280539A true JPH03280539A (ja) | 1991-12-11 |
| JP2803304B2 JP2803304B2 (ja) | 1998-09-24 |
Family
ID=13761273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2081967A Expired - Fee Related JP2803304B2 (ja) | 1990-03-29 | 1990-03-29 | 絶縁膜を備えた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803304B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100054A (ja) * | 1988-10-07 | 1990-04-12 | Fuji Photo Film Co Ltd | モノマーの製造方法 |
| JPH07106330A (ja) * | 1993-10-08 | 1995-04-21 | Nippon Precision Circuits Kk | 半導体装置における絶縁層の形成方法 |
| US5575886A (en) * | 1994-07-30 | 1996-11-19 | Nec Corporation | Method for fabricating semiconductor device with chemical-mechanical polishing process for planarization of interlayer insulation films |
| KR970052911A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 반도체 소자의 평탄화 방법 |
| US5948485A (en) * | 1995-04-05 | 1999-09-07 | Tokyo Electron Limited | Plasma deposition method and an apparatus therefor |
| US5981375A (en) * | 1996-07-11 | 1999-11-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2000077404A (ja) * | 1998-07-31 | 2000-03-14 | Samsung Electronics Co Ltd | 絶縁膜形成方法 |
| KR100607820B1 (ko) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465843A (en) * | 1987-09-07 | 1989-03-13 | Hitachi Ltd | Plasma treatment device |
| JPH01241136A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-03-29 JP JP2081967A patent/JP2803304B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465843A (en) * | 1987-09-07 | 1989-03-13 | Hitachi Ltd | Plasma treatment device |
| JPH01241136A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100054A (ja) * | 1988-10-07 | 1990-04-12 | Fuji Photo Film Co Ltd | モノマーの製造方法 |
| JPH07106330A (ja) * | 1993-10-08 | 1995-04-21 | Nippon Precision Circuits Kk | 半導体装置における絶縁層の形成方法 |
| US5575886A (en) * | 1994-07-30 | 1996-11-19 | Nec Corporation | Method for fabricating semiconductor device with chemical-mechanical polishing process for planarization of interlayer insulation films |
| US5948485A (en) * | 1995-04-05 | 1999-09-07 | Tokyo Electron Limited | Plasma deposition method and an apparatus therefor |
| KR970052911A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 반도체 소자의 평탄화 방법 |
| US5981375A (en) * | 1996-07-11 | 1999-11-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2000077404A (ja) * | 1998-07-31 | 2000-03-14 | Samsung Electronics Co Ltd | 絶縁膜形成方法 |
| KR100607820B1 (ko) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2803304B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124014A (en) | Method of forming oxide layers by bias ECR plasma deposition | |
| US5679606A (en) | method of forming inter-metal-dielectric structure | |
| US5314575A (en) | Etching method and apparatus | |
| US5913140A (en) | Method for reduction of plasma charging damage during chemical vapor deposition | |
| JP3326974B2 (ja) | 多層配線の形成方法および半導体装置の製造方法 | |
| EP0478174B1 (en) | Silicon dioxide deposition method | |
| KR900004264B1 (ko) | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 | |
| JP3141827B2 (ja) | 半導体装置の製造方法 | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JPS61179872A (ja) | マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法 | |
| EP1169733A1 (en) | Method for filling gaps on a semiconductor wafer | |
| US5916820A (en) | Thin film forming method and apparatus | |
| US20010030351A1 (en) | Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry | |
| JPH03280539A (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| KR20010080750A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| US6472336B1 (en) | Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material | |
| JPH04257224A (ja) | 絶縁膜の形成方法 | |
| KR100345672B1 (ko) | 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법 | |
| JP3717073B2 (ja) | 半導体装置の製造方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| KR20050000871A (ko) | 고밀도 플라즈마 갭필 향상 방법 | |
| JPH0425128A (ja) | 絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |