JPH03280715A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPH03280715A JPH03280715A JP2082790A JP8279090A JPH03280715A JP H03280715 A JPH03280715 A JP H03280715A JP 2082790 A JP2082790 A JP 2082790A JP 8279090 A JP8279090 A JP 8279090A JP H03280715 A JPH03280715 A JP H03280715A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- counter
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012790 confirmation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100040646 Fc receptor-like B Human genes 0.000 description 1
- 101100226901 Homo sapiens FCRLB gene Proteins 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模集積回路に関し、特にカスケード接続さ
れた複数個のカウンタ回路を有する大規模集積回路に関
する。
れた複数個のカウンタ回路を有する大規模集積回路に関
する。
従来、例えば第４図に示すように、３個のカウンタ２１
．２２．２３ （いずれも１６進カウンタ）がカスケー
ド接続された大規模集積回路においては、カウンタ２１
のキャリ一端子ＣＲＹがカウンタ２２のイネーブル端子
ＥＮに、カウンタ２２のキャリ一端子ＣＲＹがカウンタ
２３のイネーブル端子ＥＮに接続されているため、クロ
ックＣＬＫが入力されてから１６クロツク目でカウンタ
２１のキャリ一端子ＣＲＹから１クロツク出力され、カ
ウンタ２１のキャリ一端子ＣＲＹからの出力の１６り［
ｌツク目でカウンタ２２のキャリ一端子Ｃ［くＹから１
クロツク出力され、カウンタ２３についＣも同様で、カ
ウンタ２２のキャリ一端子ＣＲＹからの出力の１６クロ
ツクロでカウンタ２３のキャリ一端ＦＣＲＹから１クロ
ツク出力され、これが出力端子２４から出力されるよう
になっていた。したが）て、この大規模集積回路では、
クロックＣＬＫが人力されてから１６Ｘ １６Ｘ１６＝
４０９６クロツクロで出力端子２４から１クロツク出力
されること９Ｘ、ｆｉる。
．２２．２３ （いずれも１６進カウンタ）がカスケー
ド接続された大規模集積回路においては、カウンタ２１
のキャリ一端子ＣＲＹがカウンタ２２のイネーブル端子
ＥＮに、カウンタ２２のキャリ一端子ＣＲＹがカウンタ
２３のイネーブル端子ＥＮに接続されているため、クロ
ックＣＬＫが入力されてから１６クロツク目でカウンタ
２１のキャリ一端子ＣＲＹから１クロツク出力され、カ
ウンタ２１のキャリ一端子ＣＲＹからの出力の１６り［
ｌツク目でカウンタ２２のキャリ一端子Ｃ［くＹから１
クロツク出力され、カウンタ２３についＣも同様で、カ
ウンタ２２のキャリ一端子ＣＲＹからの出力の１６クロ
ツクロでカウンタ２３のキャリ一端ＦＣＲＹから１クロ
ツク出力され、これが出力端子２４から出力されるよう
になっていた。したが）て、この大規模集積回路では、
クロックＣＬＫが人力されてから１６Ｘ １６Ｘ１６＝
４０９６クロツクロで出力端子２４から１クロツク出力
されること９Ｘ、ｆｉる。
〔発明が解決しようと１−る″ｇＲ題〕上述の従来の大
規模集積回路は、出力端子に制限があり、各カウンタの
出力を出力端子に出づ−ことができず、カウンタがカス
ケードに接続されたままでカウンタの動作確認を行なわ
なければならないので、動作確認に多大な時間を有づ゛
るという欠点があった。
規模集積回路は、出力端子に制限があり、各カウンタの
出力を出力端子に出づ−ことができず、カウンタがカス
ケードに接続されたままでカウンタの動作確認を行なわ
なければならないので、動作確認に多大な時間を有づ゛
るという欠点があった。
本発明の目的は、各カウンタのカラン１−の動作確認を
短時間で終わらせることのできる大規模集積回路を提供
することにある。
短時間で終わらせることのできる大規模集積回路を提供
することにある。
本発明の大規模集積回路は、
各カウンタ毎に：信号切換回路が設けられ、該信号切換
回路は第１゜第２の入力端子とセレクト端子と第１゜第
２の出力端子とを有し、第１の出力端子は該大規模集積
回路の出力端子に接続され、第２の出力端子は該信号切
換回路に対応するカウンタに隣接プる上位のカウンタの
イネーブル端子に接続され、第１の入力端子には第１の
出力端子に通常出力される信号が入力され、第２の入力
端子には該信号切換回路に対応するカウンタのキャリー
信号が入力されるようになっており、セレクト端子に入
力する信号が通常モードのとき第１．第２の入力端子に
入力された信号をそれぞれ第１．第２の出力端子に出力
し、セレクト端子に入力される信号がテストモードのと
き第２の入力端子に人力される信号を第１の出力端子に
出力しかつ第２の出力端子に接続されているカウンタを
イネーブルとする信号を第２の出力端子から出力する。
回路は第１゜第２の入力端子とセレクト端子と第１゜第
２の出力端子とを有し、第１の出力端子は該大規模集積
回路の出力端子に接続され、第２の出力端子は該信号切
換回路に対応するカウンタに隣接プる上位のカウンタの
イネーブル端子に接続され、第１の入力端子には第１の
出力端子に通常出力される信号が入力され、第２の入力
端子には該信号切換回路に対応するカウンタのキャリー
信号が入力されるようになっており、セレクト端子に入
力する信号が通常モードのとき第１．第２の入力端子に
入力された信号をそれぞれ第１．第２の出力端子に出力
し、セレクト端子に入力される信号がテストモードのと
き第２の入力端子に人力される信号を第１の出力端子に
出力しかつ第２の出力端子に接続されているカウンタを
イネーブルとする信号を第２の出力端子から出力する。
〔作用）
通常モードのときは、各カウンタはカスケード１二接続
されて通常のカラン（−動作を行ない、また大規模集積
回路の出力端子にはカウンタ以外の他の回路の出力が出
力される。デス１−モードのときは、名カウンタがイネ
ーブルになり、各カウンタの出力が大規模集積回路のそ
れぞれの出ｈ＠了から出力される。
されて通常のカラン（−動作を行ない、また大規模集積
回路の出力端子にはカウンタ以外の他の回路の出力が出
力される。デス１−モードのときは、名カウンタがイネ
ーブルになり、各カウンタの出力が大規模集積回路のそ
れぞれの出ｈ＠了から出力される。
このように、テストモードのときだけ、各カウンタの出
力が大規模集積回路の各出力端子から出力されるので、
大規模集積回路の出力ビン数にυ［限されることなく、
各カウンタのデスト・を短時間に行’４うことができる
。
力が大規模集積回路の各出力端子から出力されるので、
大規模集積回路の出力ビン数にυ［限されることなく、
各カウンタのデスト・を短時間に行’４うことができる
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の大規模集積回路の構成を示
すブロック図、第２図は信号切換回路４゜５．６の回路
図、第３図は本実施例でカウンタの動作確認を行なうと
きのタイミング図である。
すブロック図、第２図は信号切換回路４゜５．６の回路
図、第３図は本実施例でカウンタの動作確認を行なうと
きのタイミング図である。
カウンタ１，２．３はいずれも］６進カウンタであり、
クロック入力端子ＣＰからクロックＣＬＫが入力される
。カウンタ１．２．３のキャリー端子ＣＲＹは、それぞ
れ対応する信号切換回路４゜５．６の第２の入力＠子Ｂ
に接続されている。カウンタ１のイネーブル端子ＥＮに
は１”が入力され、カウンタ２のイネーブル端子［Ｎは
信号切換回路４の第２の出力端子Ｆに、カウンタ３のイ
ネーブル端子ＥＮは信号切換回路５の第２の出力端子Ｅ
に接続されている。信号切換回路４．５゜６の第１の出
力端子りはそれぞれ大規模集積回路の出力端子７．８．
９に接続され、また、信号切換回路４，５．６の第１の
入力端子Ａには、それぞれ大規模集積回路の出力端子７
，８．９から本来出力されるべき信号Ｃ１，Ｃ２，Ｃ３
が入力される。信号切換回路４．５．６のセレクト端子
Ｓには、通常モードのとぎ″０″、デストモードのとき
“１”τ・あるデスト信号ＴＥＳＴが入力される。
クロック入力端子ＣＰからクロックＣＬＫが入力される
。カウンタ１．２．３のキャリー端子ＣＲＹは、それぞ
れ対応する信号切換回路４゜５．６の第２の入力＠子Ｂ
に接続されている。カウンタ１のイネーブル端子ＥＮに
は１”が入力され、カウンタ２のイネーブル端子［Ｎは
信号切換回路４の第２の出力端子Ｆに、カウンタ３のイ
ネーブル端子ＥＮは信号切換回路５の第２の出力端子Ｅ
に接続されている。信号切換回路４．５゜６の第１の出
力端子りはそれぞれ大規模集積回路の出力端子７．８．
９に接続され、また、信号切換回路４，５．６の第１の
入力端子Ａには、それぞれ大規模集積回路の出力端子７
，８．９から本来出力されるべき信号Ｃ１，Ｃ２，Ｃ３
が入力される。信号切換回路４．５．６のセレクト端子
Ｓには、通常モードのとぎ″０″、デストモードのとき
“１”τ・あるデスト信号ＴＥＳＴが入力される。
信号切換回路４，５．６は、第２図に示されるように、
アンド回路１０．１１．オア回路１２゜１３．インバー
タ１４で構成されるが、アンド回路１０．１１とオア回
路１２とインバータ１４とはマルチプレクサを形成して
いる。セレクト端子Ｓの入力（テスト信号ＴＥＳＴ）が
“０”（通常モード）であれば、インバータ１４の出力
は１１ｎとなるので、第１の入力端子Ａの入力がそのま
ま第１の出力端子りに出力され、第２の入力端子Ｂの入
力がそのまま第２の出力端子Ｅに出力される。
アンド回路１０．１１．オア回路１２゜１３．インバー
タ１４で構成されるが、アンド回路１０．１１とオア回
路１２とインバータ１４とはマルチプレクサを形成して
いる。セレクト端子Ｓの入力（テスト信号ＴＥＳＴ）が
“０”（通常モード）であれば、インバータ１４の出力
は１１ｎとなるので、第１の入力端子Ａの入力がそのま
ま第１の出力端子りに出力され、第２の入力端子Ｂの入
力がそのまま第２の出力端子Ｅに出力される。
セレクト端子Ｓの入力（テスト信号ＴＥＳＴ）が“１”
（テストモード）であれば、インバータ１４の出力はＯ
”となるので、第２の入力端子Ｂの入力が第１の出力端
子りから出力され、第２の出力端子Ｅからは“１″が出
力される。
（テストモード）であれば、インバータ１４の出力はＯ
”となるので、第２の入力端子Ｂの入力が第１の出力端
子りから出力され、第２の出力端子Ｅからは“１″が出
力される。
次に、本実施例の動作について説明する。
（１）通常の動作の場合
この場合は、テスト信号ＴＥＳＴを“０″にして、通常
モードとする。このとき、信号切換回路４．５．６のセ
レクト端子Ｓの入力は“０”であるから、上記の信号切
換回路の説明によって、本来、大規模集積回路の出力端
子７，８．９から出力されるべき信号Ｃ１，Ｃ２，Ｃ３
が、信号切換回路４，５．６の第１の出力端子りに現わ
れ、大規模集積回路の出力端子７．８．９から出力され
る。また、このときは信号切換回路４．５．６の第２の
入力端子Ｂの入力が第２の出力端子Ｅから出力されるこ
とにより、カウンタ１のキャリ一端子ＣＲＹがカウンタ
２のイネーブル端子ＥＮに、カウンタ２のキャリ一端子
ＣＲＹがカウンタ３のイネーブル端子ＥＮに接続された
のと同じことになり、カウンタ１．２．３は本来のカス
ケード接続されたときと同等に動作する。
モードとする。このとき、信号切換回路４．５．６のセ
レクト端子Ｓの入力は“０”であるから、上記の信号切
換回路の説明によって、本来、大規模集積回路の出力端
子７，８．９から出力されるべき信号Ｃ１，Ｃ２，Ｃ３
が、信号切換回路４，５．６の第１の出力端子りに現わ
れ、大規模集積回路の出力端子７．８．９から出力され
る。また、このときは信号切換回路４．５．６の第２の
入力端子Ｂの入力が第２の出力端子Ｅから出力されるこ
とにより、カウンタ１のキャリ一端子ＣＲＹがカウンタ
２のイネーブル端子ＥＮに、カウンタ２のキャリ一端子
ＣＲＹがカウンタ３のイネーブル端子ＥＮに接続された
のと同じことになり、カウンタ１．２．３は本来のカス
ケード接続されたときと同等に動作する。
（２）カウンタ１．２．３の動作確認を行なう場合この
場合は、テスト信号ＴＥＳＴを“１”にして、テストモ
ードとする。このとき信号切換回路４．５．６のセレク
ト端子Ｓの入力は“１”となるので、カウンタ１．２．
３のキャリ一端子ＣＲＹの出力が、第２の入力端子Ｂ、
第１の出力端子りを経て、大規模集積回路の出力端子７
．８．９から出力される。また、このときは信号切換回
路４．５の第２の出力端子Ｅからは“１″が出力される
ので、カウンタ１．２．３のイネーブル端子ＥＮはいず
れも“１”が入力される。したがって、カウンタ１．２
．３は並行動作するので、クロックＣＬＫを入力すると
、第３図に示すように、１６クロツク目でいずれのカウ
ンタのキャリ一端子ＣＲＹの出力も“１”となって、こ
れが大規模集積回路の出力端子７，８．９から出力され
る。
場合は、テスト信号ＴＥＳＴを“１”にして、テストモ
ードとする。このとき信号切換回路４．５．６のセレク
ト端子Ｓの入力は“１”となるので、カウンタ１．２．
３のキャリ一端子ＣＲＹの出力が、第２の入力端子Ｂ、
第１の出力端子りを経て、大規模集積回路の出力端子７
．８．９から出力される。また、このときは信号切換回
路４．５の第２の出力端子Ｅからは“１″が出力される
ので、カウンタ１．２．３のイネーブル端子ＥＮはいず
れも“１”が入力される。したがって、カウンタ１．２
．３は並行動作するので、クロックＣＬＫを入力すると
、第３図に示すように、１６クロツク目でいずれのカウ
ンタのキャリ一端子ＣＲＹの出力も“１”となって、こ
れが大規模集積回路の出力端子７，８．９から出力され
る。
この出力端子７．８．９の出力を監視し、規定のクロッ
ク数（ここでは１６）で出力が“１″になるかどうかを
調べることにより、各カウンタ１゜２．３の動作確認を
行うことができる。
ク数（ここでは１６）で出力が“１″になるかどうかを
調べることにより、各カウンタ１゜２．３の動作確認を
行うことができる。
以上説明したように本発明は、カウンタごとに信号切換
回路を設け、カウンタの動作１１認を行なう場合のみそ
れぞれのカウンタをイネーブルにし、かつカウンタごと
の出力を大規模集積回路のそれぞれの出力端子から出力
させるようにしたことにより、大規模集積回路の出力ビ
ン数の制限を受けることがなく、これら複数のカウンタ
の動作確認に要する時間が短縮される効果があり、また
、前記の動作確認は同時に平行して行なわれ、かつ、そ
れぞれのカウンタごとの出力が得られるので、不良のカ
ウンタがあったときにとのカウンタが不良であるかを特
定できる効果もある。
回路を設け、カウンタの動作１１認を行なう場合のみそ
れぞれのカウンタをイネーブルにし、かつカウンタごと
の出力を大規模集積回路のそれぞれの出力端子から出力
させるようにしたことにより、大規模集積回路の出力ビ
ン数の制限を受けることがなく、これら複数のカウンタ
の動作確認に要する時間が短縮される効果があり、また
、前記の動作確認は同時に平行して行なわれ、かつ、そ
れぞれのカウンタごとの出力が得られるので、不良のカ
ウンタがあったときにとのカウンタが不良であるかを特
定できる効果もある。
第１図は本発明の一実施例の大規模集積回路の構成を示
すブロック図、第２図は信号切換回路４゜５．６の回路
図、第３図は本実施例でカウンタの動作確認を行なって
いるときのタイミング図、第４図は従来の大規模集積回
路の構成を示すブロック図である。 １．２．３．２１，２２．２３・・・カウンタ、４．５
．６・・・信号切換回路、 ７．８．９，２４．・・・大規模集積回路の出力端子、 １０．１１・・・アンド回路、 １２．１３・・・オア回路、 １４・・・インバータ、 Ａ・・・第１の入力端子、 Ｂ・・・第２の入力端子、 Ｄ・・・第１の出力端子、 ［・・・第２の出力端子、 Ｓ・・・セレクト端子、 ＣＰ・・・り１コツク入力端子、 ＥＮ・・・イネーブル端子、 ＣＲＹ・・・キャリ一端子、 ＣＬＫ・・・クロック、 ＴＥＳ王・・・テスト信号、 Ｃ１，Ｃ２，Ｃ３・・・本来の出力。
すブロック図、第２図は信号切換回路４゜５．６の回路
図、第３図は本実施例でカウンタの動作確認を行なって
いるときのタイミング図、第４図は従来の大規模集積回
路の構成を示すブロック図である。 １．２．３．２１，２２．２３・・・カウンタ、４．５
．６・・・信号切換回路、 ７．８．９，２４．・・・大規模集積回路の出力端子、 １０．１１・・・アンド回路、 １２．１３・・・オア回路、 １４・・・インバータ、 Ａ・・・第１の入力端子、 Ｂ・・・第２の入力端子、 Ｄ・・・第１の出力端子、 ［・・・第２の出力端子、 Ｓ・・・セレクト端子、 ＣＰ・・・り１コツク入力端子、 ＥＮ・・・イネーブル端子、 ＣＲＹ・・・キャリ一端子、 ＣＬＫ・・・クロック、 ＴＥＳ王・・・テスト信号、 Ｃ１，Ｃ２，Ｃ３・・・本来の出力。
Claims (1)
- 【特許請求の範囲】 １、カスケード接続された複数個のカウンタを有する大
規模集積回路において、 各カウンタ毎に信号切換回路が設けられ、 該信号切換回路は第１、第２の入力端子とセレクト端子
と第１、第２の出力端子とを有し、第１の出力端子は該
大規模集積回路の出力端子に接続され、第２の出力端子
は該信号切換回路に対応するカウンタに隣接する上位の
カウンタのイネーブル端子に接続され、第１の入力端子
には第１の出力端子に通常出力される信号が入力され、
第２の入力端子には該信号切換回路に対応するカウンタ
のキャリー信号が入力されるようになつており、セレク
ト端子に入力する信号が通常モードのとき第１、第２の
入力端子に入力された信号をそれぞれ第１、第２の出力
端子に出力し、セレクト端子に入力される信号がテスト
モードのとき第２の入力端子に入力される信号を第１の
出力端子に出力し、かつ第２の出力端子に接続されてい
るカウンタをイネーブルとする信号を第２の出力端子か
ら出力する大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082790A JPH03280715A (ja) | 1990-03-29 | 1990-03-29 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082790A JPH03280715A (ja) | 1990-03-29 | 1990-03-29 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280715A true JPH03280715A (ja) | 1991-12-11 |
Family
ID=13784201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082790A Pending JPH03280715A (ja) | 1990-03-29 | 1990-03-29 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098308A (ja) * | 2004-09-30 | 2006-04-13 | Yamaha Corp | 磁気測定装置 |
-
1990
- 1990-03-29 JP JP2082790A patent/JPH03280715A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098308A (ja) * | 2004-09-30 | 2006-04-13 | Yamaha Corp | 磁気測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1073641A5 (ja) | ||
| US4264807A (en) | Counter including two 2 bit counter segments connected in cascade each counting in Gray code | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| JPH03280715A (ja) | 大規模集積回路 | |
| JP3145976B2 (ja) | 半導体集積回路 | |
| US4849657A (en) | Fault tolerant integrated circuit design | |
| JPH01110274A (ja) | 試験回路 | |
| JPS61133727A (ja) | カウンタ故障分離回路 | |
| JPH0192673A (ja) | カウンタ・テスト装置 | |
| JPH04130824A (ja) | カウンタテスト回路 | |
| JPH0712073B2 (ja) | 故障検出回路付き大規模集積回路 | |
| JPH02181516A (ja) | カウンタのテスト回路 | |
| JPH0339672A (ja) | 半導体集積回路 | |
| JPS58163049A (ja) | 論理回路システムの試験方式 | |
| JPH0376314A (ja) | カウンタテスト方法 | |
| JPS6216693Y2 (ja) | ||
| JPH0427883A (ja) | 集積回路 | |
| JP3341421B2 (ja) | 計数回路 | |
| JPS62123756A (ja) | 半導体集積回路装置 | |
| JPH0269022A (ja) | カウンタ | |
| JPH0310172A (ja) | 故障検出回路を含むｌｓｉ回路 | |
| JPH01293796A (ja) | デジタル信号交換器 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPS60239834A (ja) | 集積回路 |