JPH10173515A - Ｆｐｇａ装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来技術は、ＦＰＧＡ装置に実現したい論理
回路の規模が大きい場合、複数の論理ブロックの機能を
いっせいに切り替えて使用している。このため、論理ブ
ロック内の論理回路の切り替えには非常に時間が掛か
り、高速な動作を必要とする回路には使用できないとい
う問題点があった。 【解決手段】 ＦＰＧＡ装置において、論理ブロックと
論理ブロックを接続する論理ブロック間の配線信号の変
化を検出する信号変化検出部と、論理定義情報に基づい
て処理が行われる論理回路部と、論理回路部の出力信号
を保存する出力信号保存部とで論理ブロックを構成する
ことにより、論理ブロックと論理ブロックを接続する論
理ブロック間の配線信号の変化を検出して、論理回路部
の論理定義情報を自動的に、かつ順を追って高速に切替
えることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＦＰＧＡ（Fiel
d Programmable Gate Array.以下、FPGA）装置に関する
ものであり、特に、論理ブロックと論理ブロックを接続
する論理ブロック間の配線信号の変化により、論理ブロ
ック内にある論理回路部の論理定義情報を自動的に、か
つ順を追って切り替えるものである。

【０００２】

【従来の技術】ＦＰＧＡ装置は、論理回路の論理定義情
報を書き替えることで、多様な回路を実現できることを
特徴とする。そして、現在は論理定義情報の書き替えを
動作中に行えるようにすること、および論理定義情報の
書き替えを高速化するためにメモリを内蔵する方向に進
んでいる。

【０００３】図５に、従来のＦＰＧＡ装置の構成ブロッ
ク例図を示す。図中、５１はＦＰＧＡ装置であり、ＦＰ
ＧＡ装置５１は、大規模な論理回路をブロックに分割し
た複数の論理ブロック５２ａ、５２ｂ、５２ｃ、５２ｄ
と、論理ブロック内の論理回路部５４ａ、５４ｂ、５４
ｃ、５４ｄの論理の切り替えを制御する論理切替制御部
５６と、論理回路部の論理定義情報を格納する論理定義
情報メモリ部５７と、論理ブロック間の配線している記
載されていない配線部とで構成される。

【０００４】図４に、従来のＦＰＧＡ装置の論理ブロッ
クの切替動作例図を示す。この図にしたがって切替動作
を簡単に説明する。図４（ａ）は、論理定義情報メモリ
部４７であり、この例では大きく二つの切替論理定義情
報を格納しており、論理定義情報４９ａには四つ論理ブ
ロックの論理定義情報Ａ、Ｂ、Ｃ、Ｄが格納され、論理
定義情報４９ｂには四つの論理ブロックの論理定義情報
Ｅ、Ｆ、Ｇ、Ｈが格納されている。

【０００５】図４（ｂ）は電源投入時の初期設定で行わ
れる論理切替要求指示により、ＦＰＧＡ装置４１に設定
される論理定義情報図である。この例では、論理ブロッ
ク４２ａに論理定義情報４９ａのＡが格納され、論理ブ
ロック４２ｂに論理定義情報４９ａのＢが格納され、論
理ブロック４２ｃに論理定義情報４９ａのＣが格納さ
れ、論理ブロック４２ｄに論理定義情報４９ａのＤが格
納されている。

【０００６】そして、システムが稼動し、ＣＰＵが何ら
かの処理を要求され、その処理を実行するためにＦＰＧ
Ａ装置４１の論理回路部の論理定義情報を切り替える必
要性を算出し、ＣＰＵはＦＰＧＡ装置４１に対して論理
切替要求指示を送信する。ＦＰＧＡ装置４１の論理切替
制御部４６は、その論理切替要求指示を受けて、論理ブ
ロック４２ａに論理定義情報４９ｂのＥを格納し、論理
ブロック４２ｂに論理定義情報４９ｂのＦを格納し、論
理ブロック４２ｃに論理定義情報４９ｂのＧを格納し、
論理ブロック４２ｄに論理定義情報４９ｂのＨを格納す
る。これにより、 ＦＰＧＡ装置４１の論理ブロック４
２ａは論理定義情報Ｅ、論理ブロック４２ｂは論理定義
情報Ｆ、論理ブロック４２ｃは論理定義情報Ｇ、論理ブ
ロック４２ｄは論理定義情報Ｈとして動作する。

【０００７】

【発明が解決しようとする課題】しかしながら、図５に
示す従来技術は、ＦＰＧＡ装置に実現したい論理回路の
規模が大きい場合、複数の論理ブロックの機能をいっせ
いに切り替えて使用している。このため、論理ブロック
内の論理回路の切り替えには非常に時間が掛かり、高速
な動作を必要とする回路には使用できないという問題点
があった。

【０００８】

【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、ＦＰＧＡ装置におい
て、論理ブロックと論理ブロックを接続する論理ブロッ
ク間の配線信号の変化を検出する信号変化検出部と、論
理定義情報に基づいて処理が行われる論理回路部と、論
理回路部の出力信号を保存する出力信号保存部とで論理
ブロックを構成する。これにより、論理ブロックと論理
ブロックを接続する論理ブロック間の配線信号の変化を
検出して、論理回路部の論理定義情報を自動的に、かつ
順を追って高速に切替えることができる。

【０００９】

【発明の実施の形態】論理定義情報に基づいて処理が行
われる論理回路部と、論理ブロックと論理ブロックを接
続する論理ブロック間配線信号の変化を検出し論理回路
部の論理の切り替えを論理切替制御部に指示する信号変
化検出部と、論理回路部の出力信号を保存する出力信号
保存部とで論理ブロックを構成し、論理回路部の論理定
義情報を自動的に、かつ順を追って切り替えることによ
り、高速な動作が可能となる。

【００１０】

【実施例】図１に、本発明のＦＰＧＡ装置の構成ブロッ
ク例図を示す。図中、１はＦＰＧＡ装置であり、ＦＰＧ
Ａ装置１は、大規模な論理回路をブロックに分割した複
数の論理ブロック２ａ、２ｂ、２ｃ、２ｄと、論理ブロ
ック内の論理回路部４の論理の切り替えを制御する論理
切替制御部６と、論理回路部の論理定義情報を格納する
論理定義情報メモリ部７と、複数の論理ブロック間を配
線している記載されていない配線部とで構成される。

【００１１】そして、論理ブロック２ａは論理定義情報
に基づいて処理が行われる論理回路部４と、論理ブロッ
クと論理ブロックを接続する論理ブロック間の配線信号
の変化を検出し論理回路部４の論理の切り替えを論理切
替制御部に指示する信号変化検出部３と、論理回路部４
の出力信号を保存する出力信号保存部５とで構成されて
いる。また、論理ブロック２ｂ、２ｃ、２ｄも論理ブロ
ック２ａと同じ構成である。

【００１２】図２に、論理ブロックの詳細な構成ブロッ
ク例図を示す。この図により、論理ブロック２２内にあ
る論理回路部２４の論理定義情報の切替えを簡単に説明
する。

【００１３】図２（ａ）の論理ブロック２２は、信号変
化検出部２３ａ、２３ｂと論理回路部２４と出力信号保
持部２５とで構成されている。そして、配線信号ａは信
号変化検出部２３ａを介して論理回路部２４に接続さ
れ、配線信号ｂは信号変化検出部２３ｂを介して論理回
路部２４に接続されている。また、信号変化検出部２３
ａおよび信号変化検出部２３ｂと論理切替制御部の間
は、論理切替要求信号ａ、および論理切替要求信号ｂで
接続されている。論理回路部２４の出力は、出力信号保
持部２５を介して出力信号ａまたは出力信号ｂにより次
の論理ブロックに出力される。

【００１４】なお、図２（ａ）の論理回路部２４は、電
源投入時の初期設定などにより、ＡＮＤゲートとフリッ
プフロップとで構成され、配線信号ａからの入力信号を
受けて出力信号ａに出力している。

【００１５】そして、配線信号ｂの信号の変化を信号変
化検出部２３ｂが検出すると、信号変化検出部２３ｂは
論理切替制御部に論理切替要求信号ｂを出力する。論理
切替制御部は論理切替情報メモリ部に格納されている論
理定義情報を論理回路部２４に転送する。これにより、
論理回路部２４は図２（ｂ）で示されるＯＲゲートとＡ
ＮＤゲートで構成される論理回路に切り替わり、配線信
号ｂからの入力信号を受けて出力信号ｂに出力する。

【００１６】図３に、本発明のＦＰＧＡ装置の論理ブロ
ックの切替動作例図を示す。この図にしたがって切替動
作を簡単に説明する。図３（ａ）は、論理定義情報メモ
リ部３７の論理定義情報の構成図であり、この例では一
つの論理定義情報３９が格納されている。論理定義情報
３９には論理ブロックＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの論理定
義情報が格納されている。

【００１７】図３（ｂ）は電源投入時の初期設定でＦＰ
ＧＡ装置３１の論理ブロック３２ａ、３２ｂ、３２ｃ、
３２ｄに設定された論理定義情報を示す。論理ブロック
３２ａに論理定義情報３９のＡが、論理ブロック３２ｂ
に論理定義情報３９のＢが、論理ブロック３２ｃに論理
定義情報３９のＣが、論理ブロック３２ｄに論理定義情
報３９のＤが設定されている。

【００１８】そして、ＦＰＧＡ装置３１の動作中に、論
理ブロック３２ｄから論理ブロック３２ｂに対して配線
されている配線信号が変化すると、論理ブロック３２ｂ
の信号変化検出部は配線信号の変化を検出し論理切替制
御部３６に論理切替要求信号を出力する。論理切替制御
部３６は論理ブロック３２ｂからの論理切替要求信号を
受け論理定義情報メモリ部３７の論理定義情報Ｅを論理
ブロック３２ｂに設定する。図３（ｃ）が論理ブロック
３２ｂの論理回路部に論理定義情報３９のＥが設定され
た図である。

【００１９】続いて、論理ブロック３２ｂから論理ブロ
ック３２ｄに対して配線されている配線信号が変化する
と、論理ブロック３２ｄの信号変化検出部は配線信号の
変化を検出して論理切替制御部３６に論理切替要求信号
を出力する。論理切替制御部３６は論理ブロック３２ｄ
からの論理切替要求信号を受け論理定義情報メモリ部３
７の論理定義情報Ｆを論理ブロック３２ｄに設定する。
図３（ｄ）が論理ブロック３２ｄの論理回路部に論理定
義情報３９のＦが設定された図である。

【００２０】続いて、論理ブロック３２ｄから論理ブロ
ック３２ｃに対して配線されている配線信号が変化する
と、その信号は論理ブロック３２ｃから論理ブロック３
２ｄと、論理ブロック３２ｃから論理ブロック３２ａを
介して論理ブロック３２ｂに伝わる。その配線信号の変
化を論理ブロック３２ｂの信号変化検出部と、論理ブロ
ック３２ｄの信号変化検出部が検出して、論理切替制御
部３６に論理切替要求信号を出力する。論理切替制御部
３６は論理ブロック３２ｂと論理ブロック３２ｄからの
論理切替要求信号を受け、論理定義情報メモリ部３７の
論理定義情報のＢを論理ブロック３２ｂに設定し、論理
定義情報メモリ部３７の論理定義情報のＤを論理ブロッ
ク３２ｄに設定する。

【００２１】これにより、ＦＰＧＡ装置３１は図３
（ａ）の論理定義情報に戻り、論理ブロック３２ａに論
理定義情報３９のＡが、論理ブロック３２ｂに論理定義
情報３９のＢが、論理ブロック３２ｃに論理定義情報３
９のＣが、論理ブロック３２ｄに論理定義情報３９のＤ
が設定されることになる。

【００２２】

【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。

【００２３】論理定義情報に基づいて処理が行われる論
理回路部と、論理ブロックと論理ブロックを接続する論
理ブロック間の配線信号の変化を検出し論理回路部の論
理の切り替えを論理切替制御部に指示する信号変化検出
部と、論理回路部の出力信号を保存する出力信号保存部
とで論理ブロックを構成し、論理回路部の論理定義情報
を自動的に、かつ順を追って切り替えることにより、高
速な動作が可能なＦＰＧＡ装置を提供できる。

【図面の簡単な説明】

【図１】 本発明のＦＰＧＡ装置の構成ブロック例図で
ある。

【図２】 論理ブロックの詳細な構成ブロック例図であ
る。

【図３】 本発明のＦＰＧＡ装置の論理ブロックの切替
動作例図である。

【図４】 従来のＦＰＧＡ装置の論理ブロックの切替動
作例図である。

【図５】 従来のＦＰＧＡ装置の構成ブロック例図であ
る。

【符号の説明】

２ａ、２ｂ、２ｃ、２ｄ 論理ブロック ３ 信号変化検出部 ４ 論理回路部 ５ 出力信号保存部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 論理定義情報に基づいて処理が行われ
   る論理回路部（４）と、論理ブロックと論理ブロックを
   接続する論理ブロック間の配線信号の変化を検出し論理
   回路部（４）の切り替えを指示する信号変化検出部
   （３）と、論理回路部（４）の出力信号を保存する出力
   信号保存部（５）とで論理ブロック（２ａ、２ｂ、２
   ｃ、２ｄ）を構成し、論理回路部の論理定義情報を自動
   的に、かつ順を追って切り替えることを特徴とするＦＰ
   ＧＡ装置。