JPH03282927A - マイクロプログラム制御方法およびその制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概要〕 マイクロプログラム制御方法、特にマイクロプロセッサ
等のマイクロプログラムをシーケンシャルに制御する方
法およびその制御装置に関し、簡単な構成で且つ命令実
行速度を低下させることなく、分岐先アドレスのプログ
ラム領域を減少させることができるマイクロプログラム
制御方法を提供することを目的とし、 複数のマイクロ命令から構成される小領域を複数個含む
マイクロプログラムを制御する方法であって、前記マイ
クロ命令は、分岐命令を格納する領域と、ある小領域内
でどのマイクロ命令に分岐するかを指示する分岐先アド
レスの下位ｎビットを格納する領域と、ｍ　−ｎビット
を格納する領域と、を含み、前記ｍ−ｎビット格納領域
は、被制御部の制御命令のうちのｍ−ｎビット、あるい
は、どの小領域に分岐するかを指示する分岐先アドレス
の上位ｍ−ｎビット、のいずれか一方を格納しており、
マイクロ命令の分岐命令を解析して、分岐先アドレスの
下位ｎビットにより、同一小領域内で指示されたマイク
ロ命令に短分岐させ、あるいは、マイクロ命令の分岐命
令を解析して、分岐先アドレスの上位ｍ−ｎビット及び
下位ｎビットにより、指示された小領域内の指示された
マイクロ命令に長分岐させるように構成する。

〔産業上の利用分野−〕

本発明は、マイクロプログラム制御方法、特にマイクロ
プロセッサ等のマイクロプログラムをシーケンシャルに
制御する方法およびその制御装置に関する。

現在、複雑な機能を有するマイクロプロセッサにおいて
は、その高機能化に伴って内部のマイクロプログラムも
複雑になっており、このため、マイクロプログラムのプ
ログラム領域が膨大になっている。

ここで、マイクロプログラムが分岐を含む場合について
考えると、一般にマイクロプログラムにおいて、分岐先
アドレスは、マイクロ命令のうちの特定のプログラム領
域に書き込まれる。そして、プログラムの語数が増加す
ると、分岐先アドレスを示すのに必要なビット数が増加
するので、分岐先アドレスのためのプログラムに領域が
さらに増加する。例えば、マイクロプログラムのアドレ
ス空間が２１′１語である場合には、分岐先アドレスの
ビット数は、ｍビットであり、マイクロプログラムのア
ドレス空間の増加により、分岐先アドレスのビット数か
増加することが理解されるであろう。

そこで、効率の良い方法を用いて、分岐先アドレスのプ
ログラム領域を減少させることが望まれている。

〔従来の技術〕

従来、プログラム領域中の分岐先アドレスのプログラム
領域を減少させるために、次のような第１の方法が提案
されている。すなわち、全てのプログラム領域をいくつ
かの小領域に分割し、分岐先アドレスの上位ビット及び
下位ビットを別個に指定し、上位ビットにより、分岐先
がどの小領域に属するかを示し、下位ビットにより、分
岐先がその小領域のどの部分に属するかを示すようにな
っている。このような方法によれば、分岐先アドレスの
ためのプログラム領域が減少させられる。

しかし、このような方法は、分岐アドレスの指定を複数
回行う必要があるため、命令の実行速度が低下してしま
う。

また、分岐先アドレスのプログラム領域を減少させるた
めに、次のような第２の方法が提案されている。すなわ
ち、分岐命令として、長分岐命令（他の小領域への分岐
）及び短分岐命令（同−小領域内での分岐）の２種類の
形式を設定し、長分岐命令の分岐先アドレスは、絶対ア
ドレスではなく、絶対アドレスに対応するコードにより
設定されており、長分岐命令の実行時には、該コードを
デコードして分岐先アドレスを生成している。なお、こ
のような方法の例としては、特開昭５３−２８３５１号
公報を参照されたい（ただし、この公報においては長短
の両分岐命令の分岐先アドレスをコード化している）。

そして、このような方法においては、分岐先アドレスの
絶対アドレスをコード化してビット数を減少しているの
で、分岐先アドレスに必要なプログラム領域が減少させ
られる。また、１サイクルで分岐命令が実行されるので
、命令実行速度の低下が防止される。

〔発明が解決しようとする課題〕

しかしながら、第１の方法においては分岐を行う場合に
、分岐先アドレスの指定を２回行わねばならず（上位ビ
ットの指定及び下位ビットの指定）、分岐命令の実行が
終了するまでに２サイクルかかってしまう。このため、
命令実行速度が低下するという問題が生じる。しかしな
がら、第２の方法においては分岐命令の種類により、プ
ログラム領域に格納される分岐先アドレスの意味が異な
るため（絶対アドレスであるかあるいはコードであるか
）、プログラムの作成に際し、相当の注意が要求される
。また、分岐先アドレスが絶対アドレスであるかあるい
はコードであるかを識別するための識別回路が必要にな
る。更に、分岐先アドレスの絶対アドレスをコード化す
るという手続、コードをデコードする回路、及び、読み
出されたコードに基づいて絶対アドレスを参照するテー
ブルが必要になる。また、長分岐においては、予めコー
ド化されているアドレスにのみ分岐が可能となるために
、プログラムの柔軟性を減少させる。

以上のように、分岐先アドレスのプログラム領域を減少
させるために、第１の方法をとると、命令実行速度が低
下し、また、第２の方法をとると、複雑な構成になり、
プログラミングにおける柔軟性を損失してしまう。

本発明の目的は、簡単な構成で且つ命令実行速度を低下
させることなく、分岐先アドレスのプログラム領域を減
少させることができるマイクロプログラム制御方法を提
供することにある。

〔課題を解決するための手段〕

請求項１記載の発明は、複数のマイクロ命令から構成さ
れる小領域を複数個含むマイクロプログラムを制御する
方法であって、前記マイクロ命令は、分岐命令を格納す
る領域と、ある小領域内でどのマイクロ命令に分岐する
かを指示する分岐先アドレスの下位ｎビットを格納する
領域と、ｍ−ｎビットを格納する領域と、を含み、前記
ｍ−ｎビット格納領域は、被制御部の制御命令のうちの
ｍ−ｎビット、あるいは、どの小領域に分岐するかを指
示する分岐先アドレスの上位ｍ−ｎビット、のいずれか
一方を格納しており、マイクロ命令の分岐命令を解析し
て、分岐先アドレスの下位ｎビットにより、同−小領域
内で指示されたマイクロ命令に短分岐させ、あるいは、
マイクロ命令の分岐命令を解析して、分岐先アドレスの
上位ｍ−ｎビット及び下位ｎビットにより、指示された
小領域内の指示されたマイクロ命令に長分岐させること
を特徴とする。

また、請求項２に記載の発明においては、請求項１記載
の方法によりマイクロプログラムを制御する装置であっ
て、マイクロ命令の分岐先アドレスの上位ｍ−ｎビット
が書き込まれるアドレスレジスタと、マイクロ命令の分
岐先アドレスの下位ｎビットがロードされるプログラム
カウンタと、マイクロ命令の分岐命令を解析して前記ア
ドレスレジスタ及びプログラムカウンタを制御する分岐
命令解析手段と、を含むようにしてもよい。

次に、第１図には、本発明の原理によるマイクロプログ
ラム制御方法の構成が示され、第２図には、マイクロプ
ログラムの構成が示されている。

まず、箪２図において、マイクロプログラムは、複数の
（例えばＰ個の）小領域１０−１〜１０−Ｐを含み、各
小領域１０は、複数の（例えばＱ個の）マイクロ命令１
２−１〜１２−Ｑから構成されている。

ここで、第１小領域１０−１の第１マイクロ命令１２−
１を例としてとり上げて分岐について説明する。まず、
分岐が起こらない場合には、アドレスはインクリメント
され、第２マイクロ命令１２−２に進む。一方、第１小
領域１ｏ−１内の短分岐である場合には、分岐先アドレ
スの下位ｎビットで指示されたマイクロ命令、例えば第
Ｑマイクロ命令１２−Ｑに進む。また、他の小領域への
長分岐である場合には、分岐先アドレスの上位ｍ−ｎビ
ット及び下位ｎビットで指示された小領域のマイクロ命
令、例えば第３小領域１ｏ−３の第１マイクロ命令１２
−１に進む。

次に、策１図において、マイクロ命令１２は、分岐命令
を格納する領域１４と、ある小領域１０内でどのマイク
ロ命令１２に分岐するかを指示する分岐先アドレスの下
位ｎビットを格納する領域１６と、被制御部１８の制御
命令を格納する領域２０と、を含む。ここで、領域２０
は、主領域２２と、ｍ−ｎビットを格納する領域２４と
、を備えており、主領域２２は、被制御部１８の制御命
令を格納する領域として常に使用される。一方、領域２
４は、通常の場合、被制御部１８の制御命令のｍ−ｎビ
ットを格納する領域として使用されているが、長分岐の
場合には、どの小領域１０に分岐するかを指示する分岐
先アドレスの上位ｍ−ｎビットを格納する領域として使
用される。

上記マイクロ命令１２の分岐先アドレスの上位ｍ−ｎビ
ットは、アドレスレジスタ２６に書き込まれ、また、マ
イクロ命令１２の分岐先アドレスの下位ｎビットは、プ
ログラムカウンタ２８にロードされる。そして、分岐命
令解析手段３０は、マイクロ命令１２の分岐命令を解析
して、前記アドレスレジスタ２６及びプログラムカウン
タ２８を制御する。

〔作用〕

第１．２図を参照しながら、本発明の原理によるマイク
ロプログラム制御方法の作用を説明する。

マイクロ命令１２の分岐命令は、分岐命令解析手段３０
に供給され、該解析手段３ｏは、分岐が起こるか否かを
判断する。

まず、解析手段３０で分岐が起こらないと判断された場
合には、プログラムカウンタ２８は、アドレスをインク
リメントしてプログラムを進め、例えば、第２図におい
て、第１小領域１ｏ−１の第１マイクロ命令１２−１か
ら茶２マイクロ命令１２−２に進める。なお、アドレス
レジスタ２６の内容は、書き換えられない。また、領域
２゜（主領域２２及び領域２４を含む）の制御命令によ
り、被制御部１８が制御される。

また、解析手段３０で短分岐が起こると判断された場合
には、領域１６の分岐先アドレスの下位ｎビットは、プ
ログラムカウンタ２８にロードされ、該プログラムカウ
ンタ２８は、アドレスを短分岐してプログラムを進める
。例えば、第２図において、第１小領域１０−１の第１
マイクロ命令１２−１から第Ｑマイクロ命令１２−Ｑに
短分岐される。なお、アドレスレジスタ２６の内容は、
書き換えられない。また、領域２０（主領域２２及び領
域２４）の制御命令により、被制御部１８が制御される
。

また、解析手段３０で長分岐が起こると判断された場合
には、領域１６の分岐先アドレスの下位ｎビットは、プ
ログラムカウンタ２８にロードされ、且つ、領域２４の
分岐先アドレスの上位ｍ−ｎビットは、アドレスレジス
タ２６に書き込まれ、プログラムカウンタ２８及びアド
レスレジスタ２６により、アドレスは長分岐され、プロ
グラムが進められる。例えば、第２図において、第１小
領域１０−１の第１マイクロ命令１２−１から第３小領
域１０−３の第１マイクロ命令１２−１に長分岐される
。なお、領域２０において、領域２４は、分岐先アドレ
スの上位ｍ−ｎビットを格納するために使用されている
ので、主領域２２の制御命令により、被制御部１８が制
御される。

以上のようにすると、簡単な構成でプログラム領域を効
率良く使用でき、分岐先アドレスのプログラム領域を減
少させることができる。また、分岐命令が１サイクルで
実行されるので、命令実行速度の低下を生ずることがな
い。

〔実施例〕

以下、図面に基づいて本発明の好適な実施例を説明する
。

第３図には、本発明の実施例によるマイクロプログラム
制御方法の構成が示され、第４図には、マイクロ命令の
構成が示されている。

まず、第４図において、マイクロ命令１２は、分岐命令
を格納する領域（ＪＩＮ）１４と、ある小領域１０内で
どのマイクロ命令１２に分岐するかを指示する分岐先ア
ドレスの下位ｎビットを格納する領域（ＪＡＤ）１６と
、被制御部１８の制御命令を格納する領域２０と、を含
む。ここで、領域２０は、主領域２２と、ｍ−ｎビット
を格納する領域（ＣＴＬ）２４と、を備えており、主領
域２２は、被制御部１８の制御命令を格納する領域とし
て常に使用される。一方、領域２４は、通常の場合、被
制御部１８の制御命令のｍ−ｎビットを格納する領域と
して使用されるが、長分岐の場合には、どの小領域１０
に分岐するかを指示する分岐先アドレスの上位ｍ−ｎビ
ットを格納する領域として使用される。

なお、本実施例では、マイクロアドレスは、８ビツトで
あり、このため、領域２４．１６は、それぞれ、３ビツ
ト、５ビツトである。また、マイクロプログラムのワー
ド数は、２５６ワードであり、このマイクロプログラム
は、３２ワードごとの小領域に分割されている。また、
領域１４の分岐命令は、分岐が起こらない場合（ＪＮＥ
）、短分岐の場合（ＪＳＴ）、長分岐の場合（ＪＬＧ）
のいずれかを有している。

次に、第３図において、マイクロＲＯＭ３２は、マイク
ロプログラム３４を有し、該マイクロプログラム３４の
マイクロ命令１２は、命令レジスタ３６に供給される。

命令レジスタ３６内のマイクロ命令１２のうち主領域２
２の制御命令は、被制御部１８に供給される。命令レジ
スタ３６内のマイクロ命令１２のうち領域１４の分岐命
令は、分岐命令解析手段としての分岐命令デコーダ３ｏ
に供給され、該分岐命令デコーダ３ｏは、分岐命令を解
析して、アドレスレジスタ２６及びプログラムカウンタ
２８を制御する。また、アドレスレジスタ２６、プログ
ラムカウンタ２８には、それぞれ、命令レジスタ３６内
のマイクロ命令１２のうちｆｉ域２４．１６の分岐先ア
ドレスの上位３ビツト、５ビツトが供給される。そして
、分岐命令デコーダ３０からの制御信号により、アドレ
スレジスタ２６、プログラムカウンタ２８の分岐先アド
レスの上位３ビツト及び下位５ビツトは、８ビツトのマ
イクロアドレスとして、マイクロＲＯＭ３２内のマイク
ロプログラム３４に供給される。

なお、制御回路３２は、長分岐命令の実行時に、被制御
部１８に対して強制的にＮＯＰを割り当て、これにより
、領域２４の３ビツトが被制御部１８に供給されるのを
防止する。

次に、第３図に示されるマイクロプログラム制御方法の
作用を説明する。

まず、アドレスレジスタ２６及びプログラムカウンタ２
８で示される８ビツトのマイクロアドレスは、“ｏｏｏ
　　ｏｏｏｏｏ”であるとする。このマイクロアドレス
は、マイクロＲＯＭ３２のマイクロプログラム３４に供
給され、マイクロアドレスにより指示されたマイクロ命
令１２が命令レジスタ３６に書き込まれる。そして、マ
イクロ命令１２の領域１４の分岐命令は、分岐命令デコ
ーダ３０に供給され、該デコーダ３０で解析される。

分岐命令デコーダ３０で分岐が起こらない（ＪＮＥ）と
判断された場合には、デコーダ３０は、アドレスレジス
タ２６に対して書き込みを指示せず、プログラムカウン
タ２８をインクリメントする。これにより、アドレスレ
ジスタ２６及びプログラムカウンタ２８で示される８ビ
ツトのマイクロアドレスは、“０００　００００１”に
なる。なお、領域２０（主領域２２及び領域２４を含む
）の制御命令により、被制御部１８が制御される。

また、分岐命令デコーダ３０で短分岐が起こる（ＪＳＴ
）と判断された場合には、デコーダ３０は、アドレスレ
ジスタ２６に対して書き込みを指示しないので、アドレ
スレジスタ２６の分岐先アドレスの上位３ビツトは、保
たれたままである。

また、デコーダ３０は、プログラムカウンタ２８に分岐
先アドレスの下位５ビツトをロードする。

例えば、分岐先アドレスの下位５ビツトが“１０００１
″であると、アドレスレジスタ２６及びプログラムカウ
ンタ２８で示される８ビツトのマイクロアドレスは、“
０００　１０００１”になり、この”０００　１０００
１”のアドレスに短分岐される。なお、領域２０（主領
域２２及び領域２４を含む）の制御命令により、被制御
部１８が制御される。

また、分岐命令デコーダ３０で長分岐が起こる（ＪＬＧ
）と判断された場合には、デコーダ３０は、アドレスレ
ジスタ２６に対して書き込みを指示し、これにより、ア
ドレスレジスタ２６の内容は、マイクロ命令１２の領域
２４の分岐先アドレスの上位３ビツトに更新される。例
えば、分岐先アドレスの上位３ビツトが“１１１”であ
ると、アドレスレジスタ２６には、“１１１”が書き込
まれる。また、デコーダ３０は、プログラムカウンタ２
８に分岐先アドレスの下位５ビツトをロードする。例え
ば、分岐先アドレスの下位５ビツトが“１０００１”で
あると、プログラムカウンタ２８には、“１０００１”
がロードされる。

このようにして、アドレスレジスタ２６及びプログラム
カウンタ２８で示される８ビツトのマイクロアドレスは
、“１１１　１０００１”になり、この１１１　１００
０１”のアドレスに長分岐される。なお、領域２０の領
域２２の制御命令により、被制御部１８が制御される。

また、制御回路３２は、この長分岐命令の実行時には、
被制御部１８に対して強制的にＮＯＰを割り当て、これ
により、領域２４の３ビツトが制御命令として被制御部
１８に供給されて誤動作するのを防止する。

なお、上記の動作において、マイクロアドレスが“００
０　１１１１１″から′００１ｏｏｏｏｏ”に移行する
際には、ある小領域の最終アドレスから次の小領域の先
頭アドレスにプログラムが移動することになる。このよ
うな場合には、通常の方法ではインクリメント操作であ
るが、長分岐（ＪＬＧ）が用いられる。

以上のようにして分岐命令が１サイクルで実行され、次
のアドレスが決定される。この動作を繰り返すことによ
り、マイクロプログラムが制御される。

〔発明の効果〕

以上説明したように、本発明によれば、プログラム領域
を効率良く使用することができ、分岐先アドレスのプロ
グラム領域を減少させることができる。また、分岐命令
の実行が１サイクルでなされるので、命令実行速度が低
下することがない。

また、マイクロ命令の分岐命令を解析して分岐を判断す
る構成なので、構成が簡単である。

なお、分岐先アドレスの下位ｎビットがロードされるプ
ログラムカウンタを設置した場合に、このプログラムカ
ウンタのビット数はアドレスのビット数よりも少なくと
もよく、また、従来使用されたアドレスデコーダや分岐
アドレス参照テーブルが必要ない。この結果、制御方法
の小型化、高速化に寄与するところが大きい。

また、従来のように分岐アドレスを予めコード化したり
、分岐アドレス参照テーブルを準備する必要がないので
、プログラムの柔軟性を減少させることがない。

【図面の簡単な説明】

第１図は、本発明の原理によるマイクロプログラム制御
方法の構成図、 第２図は、マイクロプログラムの構成図、第３図は、本
発明の実施例によるマイクロプログラム制御方法の構成
図、 第４図は、マイクロ命令の構成図である。 １０・・・小領域 １２・・・マイクロ命令 １４・・・分岐命令を格納する領域 １６・・・分岐先アドレスの下位ｎビットを格納する領
域 １８・・・被制御部 ２０・・・被制御部の制御命令を格納する領域２２・・
・主領域 ２４・・・ｍ−ｎビットを格納する領域２６・・・アド
レスレジスタ ２８・・・プログラムカウンタ ３０・・・分岐命令解析手段（分岐命令デコーダ）３２
・・・マイクロＲＯＭ ３４・・・マイクロプログラム ３６・・・命令レジスタ

Claims (1)

1. 【特許請求の範囲】 １、複数のマイクロ命令（１２−１〜 １２−Ｑ）から構成される小領域（１０−１〜１０−Ｐ
   ）を複数個含むマイクロプログラムを制御する方法であ
   って、 前記マイクロ命令（１２）は、分岐命令を格納する領域
   （１４）と、ある小領域（１０）内でどのマイクロ命令
   （１２）に分岐するかを指示する分岐先アドレスの下位
   ｎビットを格納する領域（１６）と、ｍ−ｎビットを格
   納する領域（２４）と、を含み、 前記ｍ−ｎビット格納領域（２４）は、被制御部（１８
   ）の制御命令のうちのｍ−ｎビット、あるいは、どの小
   領域（１０）に分岐するかを指示する分岐先アドレスの
   上位ｍ−ｎビット、のいずれか一方を格納しており、 マイクロ命令（１２）の分岐命令を解析して、分岐先ア
   ドレスの下位ｎビットにより、同一小領域（１０）内で
   指示されたマイクロ命令（１２）に短分岐させ、あるい
   は、マイクロ命令（１２）の分岐命令を解析して、分岐
   先アドレスの上位ｍ−ｎビット及び下位ｎビットにより
   、指示された小領域（１０）内の指示されたマイクロ命
   令（１２）に長分岐させることを特徴とするマイクロプ
   ログラム制御方法。 ２、請求項１記載の方法によりマイクロプログラムを制
   御する装置であって、 マイクロ命令（１２）の分岐先アドレスの上位ｍ−ｎビ
   ットが書き込まれるアドレスレジスタ（２６）と、 マイクロ命令（１２）の分岐先アドレスの 下位ｎビットがロードされるプログラムカウンタ（２８
   ）と、 マイクロ命令（１２）の分岐命令を解析して前記アドレ
   スレジスタ（２６）及びプログラムカウンタ（２８）を
   制御する分岐命令解析手段（３０）と、を含むことを特
   徴とするマイクロプログラム制御装置。