JPH0329198A - バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、メモリなどの半導体装置に備えられ、その
出力信号を導出するためのバッファ回路に関するもので
ある． 〔従来の技術〕 従来より、ＲＯＭ　（続出専用メモリ）などの半導体装
置では、その出力バッファ回路として、第３図に示すよ
うなブノシュプル回路が用いられている．すなわち、Ｎ
チャネルのＭＯＳ型トランジスタ２１．２２（以下「ト
ランジスタ２１，２２Ｊなどという．）が直列に接続さ
れ、トランジスタ２ｌのドレインに電源電圧Ｖｃｃが与
えられ、トランジスタ２２のソースはグランドに接続さ
れる．トランジスタ２１．２２の各ゲートには、それぞ
れ入力信号ＩＮＩ，ＩＮ２が入力され、トランジスタ２
１．２２の間から出力信号ＯＵＴが導出される．入力信
号ＩＮ２は人力信号ＩＮＩを反転した信号である． 人力信号ＩＮＩがハイレベルのときには、トランジスタ
２ｌは導通し、このとき入力信号ＩＮ２はローレベルと
なるのでトランジスタ２２は遮断される。したがってこ
のときには出力信号ＯＵＴはハイレベルとなる．また入
力信号ＩＮＩがローレベルのときには、入力信号ＩＮ２
はハイレベルとなり、したがってトランジスタ２１は遮
断され、トランジスタ２２は導通して、出力信号ＯＵＴ
はローレベルとなる． 第４図は、入力信号ＩＮＩが反転する時刻近傍の期間の
動作を説明するためのタイミングチャートである．この
第４図において、曲線Ｎｌ，ｌ２はそれぞれ入力信号Ｉ
ＮＩ，ｌＮ２の変化を示している．また、トランジスタ
２１．２２が遮断状態と導通状態との間で変化する各閾
値電圧■ｌ■２が同時に示されている． トランジスタ２１．２２は同一の半導体基板上に形威さ
れる同様なｎチャンネルＭＯＳ型トランジスタであるが
、基板バイアス効果のために、電源側に接続したトラン
ジスタ２ｌの閾値電圧ＶｌＯ方が、グランド側のトラン
ジスタ２２のＰＪ値電圧ｖ２よりも高くなっている．ま
た、曲線１１，ｌ２が交差する時刻における信号ＩＮＩ
　　ＩＮ２はたとえば１．５〜１．６（Ｖ）程度であり
、通常のｎチャンネルＭＯＳ型トランジスタでは閾値電
圧が高々０．７（Ｖ）程度であるため、閾値電圧ｖｌ，
ｖ２はともに曲線１１，ｆｆｉ２の交差点での電圧より
も低くなっている． 時刻Ｔ１からの期間に入力信号ＩＮＩがローレベルから
立ち上がり始め、同様に入力信号ＩＮ２が立ち下がり始
める．時刻Ｔ２において、入力信号ＩＮＩが閾値電圧Ｖ
ｌとなると、先ずトランジスタ２ｌが導通する．そして
、時刻Ｔ２よりも遅れて、時刻Ｔ３に入力信号ＩＮ２が
閾値電圧■２となると、トランジスタ２２が遮断される
．したがって、時刻Ｔ２〜Ｔ３の期間Ｄにおいては、ト
ランジスタ２１．２２はともに導通状態となり、この期
間Ｄにはトランジスタ２１．２２を貫通する貫通電流が
流れることになる。同様の貫通電流は、入力信号ＩＮＩ
がハイレベルからローレベルに反転する場合にも流れる
． 〔発明が解決しようとする課題〕 上述のような従来技術では、前述の貫通１１漬のために
トランジスタ２１．２２などの素子の破壊が生じる恐れ
がある．さらに、第４図の時刻Ｔ２Ｔ３にはｔｉ源とグ
ランドとの間で瞬間的に大電流のスイッチングが行われ
るため、これにより電源ラインやグランドラインにノイ
ズを発生させるという問題がある．そして、この電源ノ
イズやグランドノイズのために、このバッファ回路が用
いられる半導体装置に誤動作を生じさせるという不具合
が生じることとなる． この発明の目的は、上述の技術的！！題を解決し、ノイ
ズの発生が低減されるようにしたバッファ回路を提供す
ることである． 〔課題を解決するための手段〕 この発明のバッファ回路は、相互に異なる閾値電圧を有
し、第１の入力信号が各ゲートに共通に人力される複数
のトランジスタを並列接続した第１の回路と、 相互に異なる閾値電圧を有し、前記第１の入力信号を反
転した第２の入力信号が各ゲートに共通に入力される複
数のトランジスタを並列接続した第２の回路とを備え、 前記第１および第２の回路を直列に接続して、この第１
の回路と第２の回路との間から出力信号を導出するよう
にしたものである． 〔作用〕 この発明の構成によれば、たとえば第１の入力信号がロ
ーレベルからハイレベルに反転する場合（このとき第２
の入力信号はハイレベルからローレベルに反転する．）
に、第１の回路における複数のトランジスタは各閾値電
圧の順に導通（または遮断）し、このとき第２の回路に
おける複数のトランジスタは各閾値電圧の順に遮断（ま
たは導通）する．このようにして、第１の回路の複数の
トランジスタが段階的にオン／オフし、第２の回路の複
数のトランジスタが段階的にオフ／オンすることにより
、第１および第２の回路を介して流れるＷｉｌｔ流を緩
やかに増加させ、また緩やかに減少させることができる
．このようにして、瞬間的な大電流のスイッチングが防
がれ、電流の急激な変化が緩和されるので、ノイズの発
住を低減することができるようになる． 〔実施例） 第１図はこの発明の一実施例のバッファ回路の基本的な
構威を示す電気回路図である．このバンファ回路は、Ｎ
チャネルのＭＯＳ型トランジスタ１．２．３を並列接続
した第１の回路Ｃ１と、ＮチャネルのＭＯＳ型トランジ
スタ４，５．６を並列接続した第２の回路Ｃ２とを備え
、この第１および第２の回路Ｃｌ，Ｃ２を直列に接続し
たものである．第１の入力信号ＩＮＩは、前記第１の回
路Ｃ１をＩ威するＭＯＳ型トランジスタｌ，２．３（以
下「トランジスタ！．２，３Ｊなどという．）の各ゲー
トに共通に入力され、この第１の入力信号ＩＮＩを反転
した第２の入力信号ＩＮ２は、前記第２の回路Ｃ２をＩ
威するＭＯＳ型トランジスタ４，５．６　（以下「トラ
ンジスタ４，５，６Ｊなどという．）の各ゲートに共通
に入力される．第１の回路Ｃｌを＋Ｒ或するトランジス
タｌ，２，３は、後述する構威によって各閾値電圧が相
互に異なっており、同様に第２の回路Ｃ２を構成するト
ランジスタ４，５．６の各閾値は相互に異なっている． トランジスタｌ，２．３の各ドレインには電源電圧Ｖｃ
ｃが共通に与えられており、トランジスタ４，５．６の
各ソースはグランドに接続されている．そして、第１の
回路ＣＩと第２の回路Ｃ２との間から、出力信号ＯＵＴ
が取り出される．人力信号ＩＮＩがハイレベルのとき、
入力信号ＩＮ２はローレベルとなるため、この場合には
トランジスタ１，２．３が導通し、トランジスタ４．５
．６が遮断され、したがって出力信号ＯＵＴはハイレベ
ルとなる．また、入力信号ＩＮＩがローレベルのときに
は、入力信号ＩＮ２はハイレベルとなるので、この場合
にはトランジスタｌ．２．３が遮断され、トランジスタ
４．５．６が導通して、出力信号ＯＵＴはローレベルと
なる．このようにして、この実施例では、第１の回路Ｃ
Ｉが、第３図に示された従来の構戒におけるトランジス
タ２ｌと同様の働きを有しており、第２の回路Ｃ２が第
３図のトランジスタ２２に対応する機能を有することに
なる． 第２図は第１の入力信号ＩＮＩがローレベルからハイレ
ベルに反転する時刻近傍の期間における動作を説明する
ためのタイミングチャートである．この第２図において
、入力信号ＩＮＩの変化は曲線／１１で示されており、
入力信号ＩＮ２の変化は曲線ｆｆｉｌ２で示されている
．また、トランジスタ１〜６の各閾値電圧ＶＴＩ，ＶＴ
２，ＶＴ３，ｖＴ４，ｖＴ５．ｖＴ６が同時に示されて
いる．この実施例では、前記閾値電圧は次のように設定
されている． Ｖ　Ｔ　１　＜　Ｖ　Ｔ　２　＜　Ｖ　Ｔ　３　　　　
　・・・（１）Ｖ　Ｔ　４　＜　Ｖ　Ｔ　５　＜　Ｖ　
Ｔ　６　　　　　・（２）ｔｆｉ側に接続した第１の回
路ＣＩを構戒するトランジス９１．２．３０：）各閾値
電圧ＶＴＩ，ＶＴ２，ＶＴ３が、グランド側に接続した
第２の回路Ｃ２を構戒するトランジスタ４，５．６の各
閾値電圧ＶＴ４，ＶＴ５，ＶＴ６よりも高イノは、従来
の場合と同様に、基板バイアス効果に因る．このような
閾値電圧は、たとえばトランジスタ１，２．３のゲート
長Ｌｌ，Ｌ２，Ｌ３を、Ｌｌ＜Ｌ２＜Ｌ３　　　　　　
　・・・　〈３）とし、同様にトランジスタ４，５．６
のゲート長Ｌ４．Ｌ５，Ｌ６を、 Ｌ４＜Ｌ５＜Ｌ６　　　　　　　　・・・　（４）とす
ることによって設定することが可能である．この実施例
では、ゲート長を前述のように設定して閾値電圧を制御
したトランジスタ１〜６において、各ゲート幅Ｗｌ，Ｗ
２，Ｗ３，Ｗ４，Ｗ５，Ｗ６は次のように選ばれる． Ｗｌ＜Ｗ２＜Ｗ３　　　　　　　　・・・　（５）Ｗ４
　＜Ｗ５　＜Ｗ６　　　　　　　　　・・・　（６）そ
して、各トランジスタ１〜６の各ゲート幅は、第１の回
路Ｃ１のインピーダンスが第３図に示された従来の構戒
におけるトランジスタ２ｌのインピーダンスに略等しく
なり、同様に第２の回路Ｃ２のインピーダンスが第３図
のトランジスタ２２のインピーダンスに略等しくなるよ
うに選ばれている．第２図において、時刻ｔｌからの期
間に第１の入力信号ＩＮＩが立ち上がり始めると、第２
の入力信号ＩＮ２が立ち下がり始める．入力信号ＩＮＩ
がトランジスタｌの閾値電圧ｖＴｌとなる時刻ｔ２にお
いて、トランジスタｌは導通する．したがって時刻ｔ２
からの期間には、第１の回路Ｃ１のトランジスタｌと第
２の回路Ｃ２のトランジスタ４．５．６とが導通するこ
とになる．トランジスタｌは、そのゲート幅Ｗｌが前述
のように比較的小さく選ばれて、インピーダンスが大き
く設定されているため、時刻ｔ２からの期間にトランジ
スタｌおよびトランジスタ４，５．６を介して流れる貫
通［流は比較的小さく制限されるので、この貫通Ｔ！Ｘ
流によってトランジスタ１が破壊に至ることはない． 入力信号ＩＮＩが閾値電圧ＶＴ２となる時刻ｔ３からの
期間には、トランジスタ２が導通し、さらに入力信号Ｉ
ＮＩが閾値電圧ＶＴ３となる時刻ｔ４からの期間にはト
ランジスタ３が導通する．このようにして、時刻ｔ２〜
ｔ３の期間ΔＣｌには、トランジスタｌおよびトランジ
スタ４，５．６を介して比較的小さな電流が流れ、時刻
ｔ３〜ｔ４の期間ΔＢ１には、トランジスタ１．２およ
びトランジスタ４．５．６を介してやや大きな電流が流
れる．そして時刻ｔ４から、入力信号ＩＮ２が閾値電圧
ＶＴ６となる時刻ｔ５までの期間ΔＡにおいては、トラ
ンジスタｌ，２．３およびトランジスタ４，５．６を介
して比較的大きなＴｉ流が流れる．トランジスタｌ，２
．３の各ゲート幅を前述のように設定して各インピーダ
ンスを調整している結果、期間ΔＣｌ，ΔＢｌ，ΔＡの
いずれの期間にも、トランジスタ１．２．３のいずれに
も過大な電流が流れることがなく、したがって各トラン
ジスタ１．２．３が貫通電流により破壊されることはな
い． 時刻ｔ５からの期間には、トランジスタ６が遮断される
．そして入力信号ＩＮ２が閾｛１電圧ＶＴ５となる時刻
ｔ６からの期間にはトランジスタ５が遮断され、入力信
号ＩＮ２が閾値電圧ＶＴ４となる時刻ｔ７からの期間に
はトランジスタ４が遮断される．このようにして、時刻
ｔ５〜ｔ６の期間ΔＢ２には、トランジスタ１，２．３
およびトランジスタ４．５を介して、やや大きな電流が
流れ、時刻ｔ６〜ｔ７の期間ΔＣ２には、トランジスタ
４の大きなインピーダンスのために比較的小さな電流が
流れる．第２の回路Ｃ２を構成するトランジスタ４．５
．６もまた、前述の第１の回１ｃＩに関連して述べたと
同様の理由により、貫通電流により破壊されることはな
い． このようにして、この実施例では第１の回路Ｃｌにおい
てトランジスタｌ，２．３を段階的にオン／オフさせ、
また第２の回路ではトランジスタ４，５．６を段階的に
オフ／オンさせるようにして、電源とグランドとの間に
流れる貫通電流の太き．さを段階的に変化させるように
している。これによって、大電流が瞬間的にスイッチン
グされることが防がれ、この結果電流の大きさの急激な
変動が抑制されるので、出力信号ＯＵＴの変化時のノイ
ズの発生が防がれる．これにより出力信号ＯＬｌＴの変
化に因る電源ノイズおよびグランドノイズが格段に低減
されるようになるので、このバッファ回路が適用される
半導体装置の誤動作を防ぐことができる． さらにこの実施例では、第１，第２の回路ＣＩ，Ｃ２を
ＮＩＩＩａ．するトランジスタ１〜６において、閾値電
圧の高いトランジスタに関してはそのゲート幅を広く、
また閾値電圧の低いトランジスタに関してはそのゲート
幅を狭くするようにしているので、各トランジスタのオ
ン／オフ動作を高速に行わせて、信号の伝達を良好に行
わせることができるとともに、各トランジスタのインピ
ーダンスの調整により貫通電流を制限して、各トランジ
スタの過大な電流による破壊を防ぐことができる。しか
も、第１，第２の回路Ｃ１．Ｃ２は第３図図示の従来の
構或におけるトランジスタ２１．２２の各インピーダン
スと略等しいインピーダンスをそれぞれ有しているので
、外部負荷の駆動のための充分な出力電流を得ることが
できる。

前述の実施例では、トランジスタ１〜６の閾値電圧をゲ
ート長を異ならせることにより設定するようにしたが、
各トランジスタ１〜６のｆｆｌ｛１電圧は、チャネル不
純物濃度やゲート酸化膜の膜厚などによっても制御する
ことができる． また前述の実施例では、ＮチャネルＭＯＳ型トランジス
タを用いたが、ＰチャネルＭＯＳ型トランジスタが用い
られてもよい． 〔発明の効果〕 以上のようにこの発明のバッファ回路によれば、第１の
回路の複数のトランジスタが段階的にオン／オフし、第
２の回路の複数のトランジスタが段階的にオフ／オンす
ることにより、電流の急激な変化が抑制されるようにな
るので、ノイズの発生を低減することができるようにな
る．この結果、たとえば半導体装置などにおいて、バッ
ファ回路の出力の反転に伴うノイズの影響による誤動作
を防ぐことができるようになる．

【図面の簡単な説明】

第１図はこの発明の一実施例のバッファ回路の基本的な
構戒を示す電気回路図、第２図はその動作を説明するた
めのタイミングチャート、第３図は従来技術を示す電気
回路図、第４図はその動作を説明するためのタイミング
チャートである．ＣＩ・・・第１の回路、Ｃ２・・・第
２の回路、１〜６ＭＯＳ型トランジスタ、ＩＮＩ・・・
第１の入力信号、ＩＮ２・・・第２の入力信号、ＯｔＪ
Ｔ・・・出力信号吟閤一

Claims (1)

1. 【特許請求の範囲】 相互に異なる閾値電圧を有し、第１の入力信号が各ゲー
   トに共通に入力される複数のトランジスタを並列接続し
   た第１の回路と、 相互に異なる閾値電圧を有し、前記第１の入力信号を反
   転した第２の入力信号が各ゲートに共通に入力される複
   数のトランジスタを並列接続した第２の回路とを備え、 前記第１および第２の回路を直列に接続して、この第１
   の回路と第２の回路との間から出力信号を導出するよう
   にしたバッファ回路。