JPH032926A - マイクロシーケンス回路 - Google Patents
マイクロシーケンス回路Info
- Publication number
- JPH032926A JPH032926A JP13585089A JP13585089A JPH032926A JP H032926 A JPH032926 A JP H032926A JP 13585089 A JP13585089 A JP 13585089A JP 13585089 A JP13585089 A JP 13585089A JP H032926 A JPH032926 A JP H032926A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microcommand
- register
- decoder
- microsequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims abstract description 4
- 230000010365 information processing Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 3
- QVWYCTGTGHDWFQ-AWEZNQCLSA-N (2s)-2-[[4-[2-chloroethyl(2-methylsulfonyloxyethyl)amino]benzoyl]amino]pentanedioic acid Chemical compound CS(=O)(=O)OCCN(CCCl)C1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1 QVWYCTGTGHDWFQ-AWEZNQCLSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011112 process operation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野］
この発明は、マイクロシーケンス回路に関し、特に、情
報処理装置の動作を制御するために垂直型マイクロ命令
を利用するマイクロシーケンス回路に関する。
報処理装置の動作を制御するために垂直型マイクロ命令
を利用するマイクロシーケンス回路に関する。
［従来の技術］
従来、この種の垂直型マイクロシーケンス回路では、制
御装置を動作させるためのマイクロコマンドが不足する
と、複数のマイクロ命令を実行することによりこの不足
を補っていた。
御装置を動作させるためのマイクロコマンドが不足する
と、複数のマイクロ命令を実行することによりこの不足
を補っていた。
［発明が解決しようとする課題］
上述した従来の垂直型マイクロシーケンス回路は、目的
とする動作を制御するために、一つのマイクロ命令で制
御しきれない場合、複数のマイクロ命令を実行するよう
になっているので、制御装置を制御するマイクロプログ
ラムの増加によるマイクロプログラム格納メモリの増加
と、処理ステツブ数の増加に伴う性能の低下という欠点
がある。
とする動作を制御するために、一つのマイクロ命令で制
御しきれない場合、複数のマイクロ命令を実行するよう
になっているので、制御装置を制御するマイクロプログ
ラムの増加によるマイクロプログラム格納メモリの増加
と、処理ステツブ数の増加に伴う性能の低下という欠点
がある。
この発明の目的は、マイクロプログラム格納メモリの数
と処理ステップ数とを増加させずにマイクロコマンドを
増やすことができるマイクロコマンス回路を提供するこ
とである。
と処理ステップ数とを増加させずにマイクロコマンドを
増やすことができるマイクロコマンス回路を提供するこ
とである。
［課題を解決するための手段］
上記の目的を達成するために、この発明に係るマイクロ
シーケンス回路は、以下の特徴を有している。
シーケンス回路は、以下の特徴を有している。
すなわち、この発明は、マイクロプログラミングによっ
て制御される情報処理装置を構成する制御装置のマイク
ロシーケンス回路において、マイクロプログラムを格納
するメモリと、前記メモリより読み出されるマイクロ命
令を格納する命令レジスタと、 前記命令レジスタに格納された前記マイクロ命令をデコ
ードし、第一のマイクロコマンドを発生する第一のデコ
ーダと、 前記制御装置で用意するデータを格納する命令拡張レジ
スタと、 前記命令拡張レジスタに格納されたデータから第二のマ
イクロコマンドを発生する第二のデコダと、 前記第一のマイクロコマンドに応じて、前記第二のデコ
ーダに対し第二のマイクロコマンドを発生するように指
示する指示フリップフロップとを有することを特徴とし
ている。
て制御される情報処理装置を構成する制御装置のマイク
ロシーケンス回路において、マイクロプログラムを格納
するメモリと、前記メモリより読み出されるマイクロ命
令を格納する命令レジスタと、 前記命令レジスタに格納された前記マイクロ命令をデコ
ードし、第一のマイクロコマンドを発生する第一のデコ
ーダと、 前記制御装置で用意するデータを格納する命令拡張レジ
スタと、 前記命令拡張レジスタに格納されたデータから第二のマ
イクロコマンドを発生する第二のデコダと、 前記第一のマイクロコマンドに応じて、前記第二のデコ
ーダに対し第二のマイクロコマンドを発生するように指
示する指示フリップフロップとを有することを特徴とし
ている。
［作用］
第一のデコーダで第一のマイクロコマンドを発生すると
、そのマイクロコマンドに応じて指示フリップフロップ
が動作し、命令拡張レジスタには、制御装置で用意した
データが格納される。命令拡張レジスタのデータからマ
イクロコマンドを発生するように、指示フリップフロッ
プが第二のデコーダに指示する。
、そのマイクロコマンドに応じて指示フリップフロップ
が動作し、命令拡張レジスタには、制御装置で用意した
データが格納される。命令拡張レジスタのデータからマ
イクロコマンドを発生するように、指示フリップフロッ
プが第二のデコーダに指示する。
以」二により、マイクロコマンドの数を増加させること
ができる。
ができる。
［実施例］
次に、図面を参照してこの発明の詳細な説明する。
図面はこの発明の一実施例のマイクロシーケンス回路の
ブロック図であり、制御装置６０内に設置されている。
ブロック図であり、制御装置６０内に設置されている。
この実施例のマイクロシーケンス回路は、以下のものを
備えている。マイクロプログラムを格納するメモリ（Ｃ
３）１゜メモリ１より読み出されたマイクロ命令を格納
するレジスタ（ＭＩＲ）２゜メモリ１の読み出すアドレ
スの次のアドレス（つまり、＋１したアドレス）を発生
する加算器（＋１）３゜加算器３の出力を格納するアド
レスレジスタ（ＭＡＲ）４゜マイクロシーケンスにおい
て、飛び越し命令実行時または割り込み受は付けにより
、マイクロシーケンスが切り替えられたときの復帰アド
レスを格納するアドレススタックメモリ（ＲＴＡ）５゜
飛び越し命令実行時に、飛び越し先アドレスを求める加
算器（±Ｋ）６゜割り込み信号を受は付けたとき、割り
込み可能／不可能の制御するとともに割り込み可能時の
割り込みアドレスを発生する割り込み制御回路７゜アド
レスレジスタ４、アドレススタックメモリ５、加算器６
、レジスタ２およびアドレスバス２００からのアドレス
情報を受けるとともに、割り込み制御回路７からの指示
により、マイクロシーケンス制御のためのメモリ１のア
ドレス情報を切り替え制御する切り替え回路（ＭＰＸ）
８゜レジスタ２に格納されたマイクロ命令よりマイクロ
コマンド（ＣＭＤＡ）５０を発生する第一のデコーダ（
ＤＥＣＩ）９゜制御装置６０により用意されたデータを
格納する命令拡張レジスタ（ＥＭＩＲ）ＩＱ。命令拡張
レジスタ１０に格納されたデータよりマイクロコマンド
（ＣＭＤＥ）５１を発生する第二のデコーダ（ＤＥＣ２
）１１゜マイクロコマンド（ＣＭＤＡ）５０により制御
され、命令拡張レジスタ１０に格納されたデータよりマ
イクロコマンド５１の発生を許可／不許可する指示フリ
ップフロップ（Ｆ）１２゜制御装置６０の制御を行う上
での各種演算を行う演算回路２０゜制御装置６０の内部
のデータバス１００゜ ここで、アドレスバス２００も制御装置６０の内部に存
在している。
備えている。マイクロプログラムを格納するメモリ（Ｃ
３）１゜メモリ１より読み出されたマイクロ命令を格納
するレジスタ（ＭＩＲ）２゜メモリ１の読み出すアドレ
スの次のアドレス（つまり、＋１したアドレス）を発生
する加算器（＋１）３゜加算器３の出力を格納するアド
レスレジスタ（ＭＡＲ）４゜マイクロシーケンスにおい
て、飛び越し命令実行時または割り込み受は付けにより
、マイクロシーケンスが切り替えられたときの復帰アド
レスを格納するアドレススタックメモリ（ＲＴＡ）５゜
飛び越し命令実行時に、飛び越し先アドレスを求める加
算器（±Ｋ）６゜割り込み信号を受は付けたとき、割り
込み可能／不可能の制御するとともに割り込み可能時の
割り込みアドレスを発生する割り込み制御回路７゜アド
レスレジスタ４、アドレススタックメモリ５、加算器６
、レジスタ２およびアドレスバス２００からのアドレス
情報を受けるとともに、割り込み制御回路７からの指示
により、マイクロシーケンス制御のためのメモリ１のア
ドレス情報を切り替え制御する切り替え回路（ＭＰＸ）
８゜レジスタ２に格納されたマイクロ命令よりマイクロ
コマンド（ＣＭＤＡ）５０を発生する第一のデコーダ（
ＤＥＣＩ）９゜制御装置６０により用意されたデータを
格納する命令拡張レジスタ（ＥＭＩＲ）ＩＱ。命令拡張
レジスタ１０に格納されたデータよりマイクロコマンド
（ＣＭＤＥ）５１を発生する第二のデコーダ（ＤＥＣ２
）１１゜マイクロコマンド（ＣＭＤＡ）５０により制御
され、命令拡張レジスタ１０に格納されたデータよりマ
イクロコマンド５１の発生を許可／不許可する指示フリ
ップフロップ（Ｆ）１２゜制御装置６０の制御を行う上
での各種演算を行う演算回路２０゜制御装置６０の内部
のデータバス１００゜ ここで、アドレスバス２００も制御装置６０の内部に存
在している。
次に、この発明における動作制御について説明する。制
御装置６０のある動作について、次の三つのオペレーシ
ョンを想定する。
御装置６０のある動作について、次の三つのオペレーシ
ョンを想定する。
（１）オペレーションａ；Ａレジスタの内容トＢレジス
タの内容とを演算し、その演算結果をＣレジスタに人力
する。
タの内容とを演算し、その演算結果をＣレジスタに人力
する。
（２）オペレーションｂ＝Ｄレジスタの内容をＥレジス
タへ移送する。
タへ移送する。
（３）オペレーションＣ：Ｃレジスタの内容をＤレジス
タへ移送する。
タへ移送する。
レジスタ２に読み出されたマイクロ命令は、オペレーシ
ョンａ、ｂ、ｃを各々同時に処理するためのマイクロコ
マンドを発生するデータ幅がないため、従来の垂直型マ
イクロシーケンス回路では三つのオペレーションを順番
に行っていた。しかしながら、オペレーションａとｂに
おいては、レジスタのリソースが競合することがないた
め、本来同時に実行してもよい。
ョンａ、ｂ、ｃを各々同時に処理するためのマイクロコ
マンドを発生するデータ幅がないため、従来の垂直型マ
イクロシーケンス回路では三つのオペレーションを順番
に行っていた。しかしながら、オペレーションａとｂに
おいては、レジスタのリソースが競合することがないた
め、本来同時に実行してもよい。
そこで、この発明では、次のようにしている。
命令拡張レジスタ１０に、オペレーションｂを行うため
のマイクロコマンドを発生するデータを格納し、レジス
タ２にオペレーションａを実行するマイクロ命令を格納
する。このとき、指示フリップフロップ１２をセットす
るように指示がなされるとする（なお、オペレーション
ａを実行する前のマイクロ命令で、指示フリップフロッ
プ１２のセット指示を行うものとする）。すると、オペ
レーションａを実行するためのマイクロコマンド５０が
第一のデコーダ９から送出されると同時に、オペレーシ
ョンｂを実行するためのマイクロコマンド５１が第二の
デコーダ１１から送出され、オペレーションａ、ｂが同
時に実行される。次に、オペレーションＣを実行するわ
けだが、この実行はレジスタ２により行う。
のマイクロコマンドを発生するデータを格納し、レジス
タ２にオペレーションａを実行するマイクロ命令を格納
する。このとき、指示フリップフロップ１２をセットす
るように指示がなされるとする（なお、オペレーション
ａを実行する前のマイクロ命令で、指示フリップフロッ
プ１２のセット指示を行うものとする）。すると、オペ
レーションａを実行するためのマイクロコマンド５０が
第一のデコーダ９から送出されると同時に、オペレーシ
ョンｂを実行するためのマイクロコマンド５１が第二の
デコーダ１１から送出され、オペレーションａ、ｂが同
時に実行される。次に、オペレーションＣを実行するわ
けだが、この実行はレジスタ２により行う。
オペレーションａを実行するためのマイクロ命令には、
指示フリップフロップ１２をリセットするための指示も
付加しておく。
指示フリップフロップ１２をリセットするための指示も
付加しておく。
従来は、オペレーションａ、ｂ、ｃを実行するための三
つのマイクロ命令とをレジスタに次々に格納して、三つ
のオペレーションを実行していた。
つのマイクロ命令とをレジスタに次々に格納して、三つ
のオペレーションを実行していた。
しかし、この実施例においては、命令拡張レジスタ１０
、指示フリップフロップ１２、第二のデコーダ１１を制
御することにより、レジスタ２には、オペレーションａ
ＳＣに相当する二つのマイクロ命令を格納するだけです
む。
、指示フリップフロップ１２、第二のデコーダ１１を制
御することにより、レジスタ２には、オペレーションａ
ＳＣに相当する二つのマイクロ命令を格納するだけです
む。
この発明の一実施例の説明のために、簡単な三つのオペ
レーションを例にとって説明してきたが、もっと複雑な
制御の場合においても、競合するリソースがなければ、
複数のオペレーションを同様な方法にて、もっと少ない
オペレーションで実現できることは明白である。
レーションを例にとって説明してきたが、もっと複雑な
制御の場合においても、競合するリソースがなければ、
複数のオペレーションを同様な方法にて、もっと少ない
オペレーションで実現できることは明白である。
次に、命令拡張レジスタ１０と指示フリップフロップ１
２との制御方式について詳細に説明する。
２との制御方式について詳細に説明する。
命令拡張レジスタ１０へのデータは、データバス］００
より供給する。あらかじめ制御装置６０内のワークメモ
リ（図示せず）等に用意されたデータを順次、命令拡張
レジスタ１０に格納させる指示は、レジスタ２に格納さ
れるマイクロ命令によって指示される。ある一定時間だ
け高性能な処理を行う必要があるときは次のようにする
。指示フリップフロップ１２が、一定期間セットされた
後、リセットされるように、レジスタ２に格納されるマ
イクロ命令で指定する。これにより、この期間たけマイ
クロコマンドの増加が期待できる。指示フリップフロッ
プ１２のリセットは、必ずしもマイクロコマンドにより
行う必要はない。ハードウェアの動作結果としてリセッ
トしてもよい。
より供給する。あらかじめ制御装置６０内のワークメモ
リ（図示せず）等に用意されたデータを順次、命令拡張
レジスタ１０に格納させる指示は、レジスタ２に格納さ
れるマイクロ命令によって指示される。ある一定時間だ
け高性能な処理を行う必要があるときは次のようにする
。指示フリップフロップ１２が、一定期間セットされた
後、リセットされるように、レジスタ２に格納されるマ
イクロ命令で指定する。これにより、この期間たけマイ
クロコマンドの増加が期待できる。指示フリップフロッ
プ１２のリセットは、必ずしもマイクロコマンドにより
行う必要はない。ハードウェアの動作結果としてリセッ
トしてもよい。
［発明の効果］
以り説明したようにこの発明は、垂直型マイクロシーケ
ンス回路が持つ、１ステツプ当たりに発生させるマイク
ロコマンド数が少ないという欠点を、あらかじめ用意し
たデータを命令拡張レジスタに格納し、指示フリップフ
ロップにより、マイクロコマンドの設定制御を行い、発
生させるマイクロコマンドの数を増大させることにより
解決している。その結果、この発明は、マイクロプログ
ラム格納メモリの削減ができ、処理ステップ数も削減で
きる。これにより、マイクロシーケンス回路の価格を低
下させ、その性能を向上させることができるという効果
がある。
ンス回路が持つ、１ステツプ当たりに発生させるマイク
ロコマンド数が少ないという欠点を、あらかじめ用意し
たデータを命令拡張レジスタに格納し、指示フリップフ
ロップにより、マイクロコマンドの設定制御を行い、発
生させるマイクロコマンドの数を増大させることにより
解決している。その結果、この発明は、マイクロプログ
ラム格納メモリの削減ができ、処理ステップ数も削減で
きる。これにより、マイクロシーケンス回路の価格を低
下させ、その性能を向上させることができるという効果
がある。
図面はこの発明の一実施例のマイクロシーケンス回路の
ブロック図である。 １・・・マイクロプログラムを格納するメモリ２・・・
レジスタ（命令レジスタ） ９・・・第一のデコーダ １０・・・命令拡張レジスタ １１・・・第二のデコーダ １２・・・指示フリップフロップ ５０・・・マイクロコマンド＜”Ｊ−のマイクロコマン
ド） ５１・・・マイクロコマンド（第二のマイクロコマンド
） ６０・・・制御装置
ブロック図である。 １・・・マイクロプログラムを格納するメモリ２・・・
レジスタ（命令レジスタ） ９・・・第一のデコーダ １０・・・命令拡張レジスタ １１・・・第二のデコーダ １２・・・指示フリップフロップ ５０・・・マイクロコマンド＜”Ｊ−のマイクロコマン
ド） ５１・・・マイクロコマンド（第二のマイクロコマンド
） ６０・・・制御装置
Claims (1)
- 【特許請求の範囲】 マイクロプログラミングによって制御される情報処理装
置を構成する制御装置のマイクロシーケンス回路におい
て、 マイクロプログラムを格納するメモリと、 前記メモリより読み出されるマイクロ命令を格納する命
令レジスタと、 前記命令レジスタに格納された前記マイクロ命令をデコ
ードし、第一のマイクロコマンドを発生する第一のデコ
ーダと、 前記制御装置で用意するデータを格納する命令拡張レジ
スタと、 前記命令拡張レジスタに格納されたデータから第二のマ
イクロコマンドを発生する第二のデコーダと、 前記第一のマイクロコマンドに応じて、前記第二のデコ
ーダに対し第二のマイクロコマンドを発生するように指
示する指示フリップフロップとを有することを特徴とす
るマイクロシーケンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13585089A JPH032926A (ja) | 1989-05-31 | 1989-05-31 | マイクロシーケンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13585089A JPH032926A (ja) | 1989-05-31 | 1989-05-31 | マイクロシーケンス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH032926A true JPH032926A (ja) | 1991-01-09 |
Family
ID=15161228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13585089A Pending JPH032926A (ja) | 1989-05-31 | 1989-05-31 | マイクロシーケンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH032926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2031281A2 (en) | 2007-08-31 | 2009-03-04 | Honda Motor Company Ltd. | Transmission control device of motorcycle |
-
1989
- 1989-05-31 JP JP13585089A patent/JPH032926A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2031281A2 (en) | 2007-08-31 | 2009-03-04 | Honda Motor Company Ltd. | Transmission control device of motorcycle |
| US8140229B2 (en) | 2007-08-31 | 2012-03-20 | Honda Motor Co., Ltd. | Transmission control device of motorcycle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237858B2 (ja) | 演算装置 | |
| EP0164418B1 (en) | Microprogram control system | |
| JPH0772864B2 (ja) | ディジタル信号プロセッサ | |
| JPH032926A (ja) | マイクロシーケンス回路 | |
| US6981130B2 (en) | Forwarding the results of operations to dependent instructions more quickly via multiplexers working in parallel | |
| EP0542318B1 (en) | Digital processor and method for controlling the same | |
| JPS63245523A (ja) | マイクロプログラム処理装置 | |
| JPS6339928B2 (ja) | ||
| JPH03150633A (ja) | 命令解読装置 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPH09223009A (ja) | データ処理装置と方法 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPS58142464A (ja) | マイクロプロセツサ | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS6113342A (ja) | 演算制御方式 | |
| JP3117214B2 (ja) | シーケンサのマイクロプログラム制御方式 | |
| JPS6227827A (ja) | マイクロプログラムの分岐制御方式 | |
| JPS6151242A (ja) | 命令デコ−ド回路 | |
| JPH01216433A (ja) | 割込制御方式 | |
| JP2007172299A (ja) | 情報処理装置 | |
| JPH02121033A (ja) | マイクロプログラム制御装置 | |
| JPS62248036A (ja) | マイクロプログラム制御装置 | |
| JPS63245526A (ja) | 情報処理装置 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JPH0336629A (ja) | 情報処理装置 |