JPH03296340A - インターフエイス回路 - Google Patents
インターフエイス回路Info
- Publication number
- JPH03296340A JPH03296340A JP2098063A JP9806390A JPH03296340A JP H03296340 A JPH03296340 A JP H03296340A JP 2098063 A JP2098063 A JP 2098063A JP 9806390 A JP9806390 A JP 9806390A JP H03296340 A JPH03296340 A JP H03296340A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- timing
- serial
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、同期式直列データ通信用のインターフェイ
ス回路、特に航空機搭載用アビエクス間のインターフェ
イスに遺する直列データのインターフェイス回路に関す
るものである。
ス回路、特に航空機搭載用アビエクス間のインターフェ
イスに遺する直列データのインターフェイス回路に関す
るものである。
［従来の技術］
第５図は、従来のインターフェイス回路の構成を示すも
のである。
のである。
図において、（１）はデータの送受信を決定することが
できる第１の装置ｔ、 （２）は第１の装Ｍ（１）の
送信データを受信し、その要求に基づいてデータを回答
する能力を有している第２の装置、 （３ａ）〜（３ｂ
）は第１の装置（１）と第２の装置（２）とを接続する
接地線および信号線を含むケーブル、 （４ａ）（４ｂ
）は第１の装５１（１）及び第２の装置におけるデータ
の送信／受信を決定している同期式インターフェイス回
路の信号処理部、（５）は第１の装置（１）及び第２の
装置（２）の各々の信号処理部（４ａ）（４ｂ）が要求
しているデータを並列データから直列データに、又は外
部からの直列データを並列データに変換する直並列変換
回路、（６）は同期信号を発生させるためのクロック発
生回路、（７）は同期信号に基づいて読み取りタイミン
グを発生する同期回路、 （８ａ）〜（８ｄ）は第１の
装置（１）及び第２の装置（２）を対地的に絶縁するた
めの絶縁トランスである。
できる第１の装置ｔ、 （２）は第１の装Ｍ（１）の
送信データを受信し、その要求に基づいてデータを回答
する能力を有している第２の装置、 （３ａ）〜（３ｂ
）は第１の装置（１）と第２の装置（２）とを接続する
接地線および信号線を含むケーブル、 （４ａ）（４ｂ
）は第１の装５１（１）及び第２の装置におけるデータ
の送信／受信を決定している同期式インターフェイス回
路の信号処理部、（５）は第１の装置（１）及び第２の
装置（２）の各々の信号処理部（４ａ）（４ｂ）が要求
しているデータを並列データから直列データに、又は外
部からの直列データを並列データに変換する直並列変換
回路、（６）は同期信号を発生させるためのクロック発
生回路、（７）は同期信号に基づいて読み取りタイミン
グを発生する同期回路、 （８ａ）〜（８ｄ）は第１の
装置（１）及び第２の装置（２）を対地的に絶縁するた
めの絶縁トランスである。
次に動作について データ送受の処理動作を示す第６図
のタイミングチャートを用いて説明するこのような構成
において、所定のデータを送受する場合筒１の装置（１
）の信号処理部（４ａ）は、データを転送する前に同期
信号としてクロック発生回路（６）を起動し、第４図に
示す同期クロック（ア）を絶縁トランス（８ｂ）を通し
て第２の装置（２）に転送される。次に信号処理部（４
ａ）の、第４図に示す所定のデータ（イ）は直並列変換
回路（５ａ）に転送され直列データとして絶縁トランス
（８ａ）を通して第２の装置（２）に転送される。転送
された（イ）のデータは絶縁トランス（８ｃ）を通して
直並列変換回路（５ｃ）で受信され、並列データとなっ
て信号処理部（４ｂ）によって処理される。
のタイミングチャートを用いて説明するこのような構成
において、所定のデータを送受する場合筒１の装置（１
）の信号処理部（４ａ）は、データを転送する前に同期
信号としてクロック発生回路（６）を起動し、第４図に
示す同期クロック（ア）を絶縁トランス（８ｂ）を通し
て第２の装置（２）に転送される。次に信号処理部（４
ａ）の、第４図に示す所定のデータ（イ）は直並列変換
回路（５ａ）に転送され直列データとして絶縁トランス
（８ａ）を通して第２の装置（２）に転送される。転送
された（イ）のデータは絶縁トランス（８ｃ）を通して
直並列変換回路（５ｃ）で受信され、並列データとなっ
て信号処理部（４ｂ）によって処理される。
次に、処理したデータが第１の装Ｒ（１）の必要なデー
タ要求であった場合２信号処理装置部（４ｂ）は要求さ
れたデータを直並列変換回路（５ｄ）へ転送する。転送
されたデータは直並列変換回路（５ｄ）で第４図の示す
直列データ（つ）となって、絶縁トランス（８ｃ）を通
して、第１の装置（１）に送られる。第１の装置（１）
に転送された直列データ（つ）は、絶縁トランス（８ａ
）を通して、第４図に示すように第１の装置（１）と第
２の装置（２）との電送遅延によるｔ分遅れた波形（１
）を読み取りタイミング（オ）によって直並列変換回路
（５ｂ）にて並列データに変換され信号処理部（４ａ）
に読み込まれる。
タ要求であった場合２信号処理装置部（４ｂ）は要求さ
れたデータを直並列変換回路（５ｄ）へ転送する。転送
されたデータは直並列変換回路（５ｄ）で第４図の示す
直列データ（つ）となって、絶縁トランス（８ｃ）を通
して、第１の装置（１）に送られる。第１の装置（１）
に転送された直列データ（つ）は、絶縁トランス（８ａ
）を通して、第４図に示すように第１の装置（１）と第
２の装置（２）との電送遅延によるｔ分遅れた波形（１
）を読み取りタイミング（オ）によって直並列変換回路
（５ｂ）にて並列データに変換され信号処理部（４ａ）
に読み込まれる。
［発明が解決しようとする課題］
従来の同期式インターフェイス回路は１以上のように構
成されているので、第１の装置と第２の装置間の電送遅
延ｔ、が読み取りタイミング以上に遅延した場合、デー
タを読み取ることが出来ないなどの課題があった。
成されているので、第１の装置と第２の装置間の電送遅
延ｔ、が読み取りタイミング以上に遅延した場合、デー
タを読み取ることが出来ないなどの課題があった。
この発明は、上記のような課題を解消するためのもので
、装置間の電送時間が所定読み取りタイミング以上に遅
れた場合、その遅れ時間を把握し読み取りタイミングを
遅れ時間分遅延させることによって、装置間の電送時間
の遅延に影響されることなく同期してデータを転送でき
る同期式直列データ転送におけるインターフェイス回路
を提供するものである。
、装置間の電送時間が所定読み取りタイミング以上に遅
れた場合、その遅れ時間を把握し読み取りタイミングを
遅れ時間分遅延させることによって、装置間の電送時間
の遅延に影響されることなく同期してデータを転送でき
る同期式直列データ転送におけるインターフェイス回路
を提供するものである。
またこの発明の別の発明は、上記のような課題を解消す
るためのもので、装置間の電送時間が所定読み取りタイ
ミング以上に遅れた場合、その遅れ時間を設定しデータ
の送信タイミングを遅れ時間分先送りすることによって
、装置間の電送時間の遅延に影響されることなく同期し
てデータを転送できる同期式直列データ転送におけるイ
ンターフェイス回路を提供するものである。
るためのもので、装置間の電送時間が所定読み取りタイ
ミング以上に遅れた場合、その遅れ時間を設定しデータ
の送信タイミングを遅れ時間分先送りすることによって
、装置間の電送時間の遅延に影響されることなく同期し
てデータを転送できる同期式直列データ転送におけるイ
ンターフェイス回路を提供するものである。
し課題を解決するための手段］
この発明に係わるインターフェイス回路は、所定のデー
タを受信する前に装置間の電送遅延時間を把握し、その
値で読み取りタイミングを調整することが出来るタイミ
ング遅延回路を具備したものである。
タを受信する前に装置間の電送遅延時間を把握し、その
値で読み取りタイミングを調整することが出来るタイミ
ング遅延回路を具備したものである。
この発明の別の発明に係わるインターフェイス回路は、
所定のデータを受信する前に装置間の電送遅延時間を設
定し、その値でデータの送信タイミングを調整すること
が出来る先送りタイミング回路を具備したものである。
所定のデータを受信する前に装置間の電送遅延時間を設
定し、その値でデータの送信タイミングを調整すること
が出来る先送りタイミング回路を具備したものである。
［作用Ｊ
この発明におけるインターフェイス回路は、所定のデー
タを正しく受信するため、信号処理部が所定のデータを
要求し、その受信データが正しく受信できない場合、同
期クロックとの遅延時間を測定し、各々の装置間の電送
遅延時間を把握する事によって、その遅延時間分だけ読
み取りタイミングを遅らし、正しくデータを受信する。
タを正しく受信するため、信号処理部が所定のデータを
要求し、その受信データが正しく受信できない場合、同
期クロックとの遅延時間を測定し、各々の装置間の電送
遅延時間を把握する事によって、その遅延時間分だけ読
み取りタイミングを遅らし、正しくデータを受信する。
この発明の別の発明におけるインターフェイス回路は、
所定のデータを正しく受信するため、信号処理部が所定
のデータを要求し、その受信データが正しく受信できな
い場合、同期クロックとの遅延時間を測定し、各々の装
置間の電送遅延時間を設定する事によって、その遅延時
間分だけデータの送信タイミングを進まし、正しくデー
タを受信する。
所定のデータを正しく受信するため、信号処理部が所定
のデータを要求し、その受信データが正しく受信できな
い場合、同期クロックとの遅延時間を測定し、各々の装
置間の電送遅延時間を設定する事によって、その遅延時
間分だけデータの送信タイミングを進まし、正しくデー
タを受信する。
［実施例コ
以下、この発明の一実施例について説明する。
第１図において、（１）〜（８）は上記従来技術と同様
のものであり、（９）は、装置間の電送遅延時間を測定
し、その値分だけ同期クロックより遅延させた読み取り
タイミングを作るタイミング遅延回路である。
のものであり、（９）は、装置間の電送遅延時間を測定
し、その値分だけ同期クロックより遅延させた読み取り
タイミングを作るタイミング遅延回路である。
次に、この発明における同期式のインターフェイス回路
の処理タイミング波形を示す第２図を膠原して説明する
。
の処理タイミング波形を示す第２図を膠原して説明する
。
このような構成において、所定のデータを送受する場合
第１の装置（１）の信号処理部（４ａ）は、データを転
送する前に同期信号としてクロック発生回路（６）を起
動し、第４図に示す同期クロック（ア）を絶縁トランス
（８ｂ）を通して第２の装置（２）に転送される。次に
信号処理部（４ａ）からは、第４図に示す所定のデータ
（イ）が直並列変換回路（５ａ）に転送され、直列デー
タとして絶縁トランス（８ａ）を通して第２の装置（２
）に転送される。転送された（イ）のデータは絶縁トラ
ンス（８ｃ）を通して直並列変換回路（５ｃ）で受信さ
れ、並列データとなって信号処理部（４ｂ）によって処
理される。
第１の装置（１）の信号処理部（４ａ）は、データを転
送する前に同期信号としてクロック発生回路（６）を起
動し、第４図に示す同期クロック（ア）を絶縁トランス
（８ｂ）を通して第２の装置（２）に転送される。次に
信号処理部（４ａ）からは、第４図に示す所定のデータ
（イ）が直並列変換回路（５ａ）に転送され、直列デー
タとして絶縁トランス（８ａ）を通して第２の装置（２
）に転送される。転送された（イ）のデータは絶縁トラ
ンス（８ｃ）を通して直並列変換回路（５ｃ）で受信さ
れ、並列データとなって信号処理部（４ｂ）によって処
理される。
ただし、（つ）のデータを受信する前に第１の装置（１
）及び第２の装置（２）間のデータの電送遅延時間を測
定するため、所定のデータを送受し 正しくデータが受
信されるよう読み取りタイミングを電送遅延時間を調整
し、最適調整電送遅延時間を決定する。決定された電送
遅延時間ｔ。を信号処理部（４ａ）がタイミング遅延回
路（９）で調整し、読み取りタイミングを第２図の（力
）の波形のごとく同期クロックより１０分遅れて読むよ
う事前に調整されている。
）及び第２の装置（２）間のデータの電送遅延時間を測
定するため、所定のデータを送受し 正しくデータが受
信されるよう読み取りタイミングを電送遅延時間を調整
し、最適調整電送遅延時間を決定する。決定された電送
遅延時間ｔ。を信号処理部（４ａ）がタイミング遅延回
路（９）で調整し、読み取りタイミングを第２図の（力
）の波形のごとく同期クロックより１０分遅れて読むよ
う事前に調整されている。
次に、第１の装置（１）に転送された直列データ（つ）
は、絶縁トランス（８ａ）を通して、第４図に示すよう
に第１の装置（１）と第２の装置（２）との電送遅延に
よるｔ。労連れた波形（１）を読み取りタイミング（力
）によって直並列変換回路（５ｂ）にて並列データに変
換され、信号処理部（４ａ）に読み込まれる。
は、絶縁トランス（８ａ）を通して、第４図に示すよう
に第１の装置（１）と第２の装置（２）との電送遅延に
よるｔ。労連れた波形（１）を読み取りタイミング（力
）によって直並列変換回路（５ｂ）にて並列データに変
換され、信号処理部（４ａ）に読み込まれる。
次にこの発明の他の実施例について説明する。
第３図において、（１）〜（８）は上記従来のものと同
様であり、 （１０）は装置間の電送遅延時間を設定し
その値分だけ同期クロックより遅延時間分だけデータ先
送りタイミングを作る先送りタイミング回路である。
様であり、 （１０）は装置間の電送遅延時間を設定し
その値分だけ同期クロックより遅延時間分だけデータ先
送りタイミングを作る先送りタイミング回路である。
この発明における同期式のインターフェイス回路の処理
タイミング波形を示す第４図を参照して動作を説明する
。
タイミング波形を示す第４図を参照して動作を説明する
。
このような構成において、所定のデータを送受する場合
第１の装置（１）の信号処理ｆｆｌ＜（４ａ）は、デー
タを転送する前に同期信号としてクロック発生回路（６
）を起動し、第４図に示す同期クロック（ア）は絶縁ト
ランス（８ｂ）を通して第２の装置（２）に転送される
。次に信号処理部（４ａ）からは、第４図に示す所定の
データ（イ）が直並列変換回路（５ａ）に転送され７直
列データとして絶縁トランス（８ａ）を通して第２の装
置（２）に転送される。転送された（イ）のデータは絶
縁トランス（８ｃ）を通して直並列変換回路（５ｃ）で
受信され、並列データとなって信号処理部（４ｂ）によ
って処理される。
第１の装置（１）の信号処理ｆｆｌ＜（４ａ）は、デー
タを転送する前に同期信号としてクロック発生回路（６
）を起動し、第４図に示す同期クロック（ア）は絶縁ト
ランス（８ｂ）を通して第２の装置（２）に転送される
。次に信号処理部（４ａ）からは、第４図に示す所定の
データ（イ）が直並列変換回路（５ａ）に転送され７直
列データとして絶縁トランス（８ａ）を通して第２の装
置（２）に転送される。転送された（イ）のデータは絶
縁トランス（８ｃ）を通して直並列変換回路（５ｃ）で
受信され、並列データとなって信号処理部（４ｂ）によ
って処理される。
ただし、（つ）のデータを受信する前に第１の装置（１
）及び第２の装置（２）間のデータの電送遅延時間を設
定し、所定のデータを送信し、正しくデータが受信する
ようデータの転送タイミングを電送遅延時間分調整し、
最適のデータの転送タイミングなるよう電送遅延時間ｔ
０を信号処理部（４ｂ）が先送りタイミング回路（１０
）で調整し、データの送信タイミングを第４図の（つ）
の波形のごとく同期クロックより１６分進んでデータを
送信するよう事前に調整されている。
）及び第２の装置（２）間のデータの電送遅延時間を設
定し、所定のデータを送信し、正しくデータが受信する
ようデータの転送タイミングを電送遅延時間分調整し、
最適のデータの転送タイミングなるよう電送遅延時間ｔ
０を信号処理部（４ｂ）が先送りタイミング回路（１０
）で調整し、データの送信タイミングを第４図の（つ）
の波形のごとく同期クロックより１６分進んでデータを
送信するよう事前に調整されている。
次に、第１の装置１ｆ （１）に転送された直列データ
（つ）は、絶縁トランス（８ａ）を通して、第４図に示
すように第１の装置！ （１）と第２の装置（２）との
電送遅延による１０分遅れた波形（１）を読み取りタイ
ミング（オ）によって直並列変換回路（５ｂ）にて並列
データに変換され、信号処理部（４ａ）に読み込まれる
。
（つ）は、絶縁トランス（８ａ）を通して、第４図に示
すように第１の装置！ （１）と第２の装置（２）との
電送遅延による１０分遅れた波形（１）を読み取りタイ
ミング（オ）によって直並列変換回路（５ｂ）にて並列
データに変換され、信号処理部（４ａ）に読み込まれる
。
なお、上記実施例では同期式のインターフェイス回路に
ついて説明したが、非同期式のインターフェイス回路に
おいても、上記実施例と同等の効果を奏する。
ついて説明したが、非同期式のインターフェイス回路に
おいても、上記実施例と同等の効果を奏する。
［発明の効果］
以上のように、この発明に係るインターフェイス回路で
は、装置間の遅延時間を把握し、同期クロックに対して
、その遅延時間分だけ読み取りタイミングを調整するこ
とによって、装置間のデータ転送遅延に影響されること
なく正しくデータを受信することができる効果がある。
は、装置間の遅延時間を把握し、同期クロックに対して
、その遅延時間分だけ読み取りタイミングを調整するこ
とによって、装置間のデータ転送遅延に影響されること
なく正しくデータを受信することができる効果がある。
またこの発明の別の発明に係るインターフェイス回路で
は、装置間の遅延時間を設定し、同期クロックに対して
、その遅延時間分だけデータの転送タイミングを調整す
ることによって、装置間のデータ転送遅延に影響される
ことな（正しくデータを受信することができる効果があ
る。
は、装置間の遅延時間を設定し、同期クロックに対して
、その遅延時間分だけデータの転送タイミングを調整す
ることによって、装置間のデータ転送遅延に影響される
ことな（正しくデータを受信することができる効果があ
る。
第１図はこの発明の一実施例によるインターフェイス回
路を示す構成図、第２図はこの発明のインターフェイス
回路におけるデータの読み取りタイミングチャート、第
３図はこの発明の他の実施例を示す図、第４図は第３図
のインターフェイス回路におけるデータの読み取りタイ
ミングチャート、第５図は従来のインターフェイス回路
の構成図、第６図は従来のインターフェイス回路の読み
取りタイミングチャートである。 図において、（１）は第１の装置！、 （２）は第２の
装置（３ａ）〜（３ｂ）はケーブル、 （４ａ）〜（４
ｂ）は信号処理部（５ａ）〜（５ｄ）は直並列変換回路
、（６）はクロック発生回路、（ア）は同期回路、 （
８ａ）〜（８ｄ）は絶縁トランス（９）はタイミング遅
延回路、 （１０）は先送りタイミング回路である。 なお２図中同一符号は同−又は相当部分を示す。
路を示す構成図、第２図はこの発明のインターフェイス
回路におけるデータの読み取りタイミングチャート、第
３図はこの発明の他の実施例を示す図、第４図は第３図
のインターフェイス回路におけるデータの読み取りタイ
ミングチャート、第５図は従来のインターフェイス回路
の構成図、第６図は従来のインターフェイス回路の読み
取りタイミングチャートである。 図において、（１）は第１の装置！、 （２）は第２の
装置（３ａ）〜（３ｂ）はケーブル、 （４ａ）〜（４
ｂ）は信号処理部（５ａ）〜（５ｄ）は直並列変換回路
、（６）はクロック発生回路、（ア）は同期回路、 （
８ａ）〜（８ｄ）は絶縁トランス（９）はタイミング遅
延回路、 （１０）は先送りタイミング回路である。 なお２図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）接地線及び信号線をふくむケーブルによって、お
互い接続された第１及び第２の装置間の同期式直列デー
タ通信用のインターフェイス回路において、上記第１の
装置に設けられ、上記第２の装置に直列データを送受信
する直並列変換回路と、上記第２の装置に設けられ、上
記第１の装置から上記信号線を介して上記直列データを
上記同期クロックと同期してデータを送受信する直並列
変換回路と、上記第１の装置に設けられ、上記第２の装
置に対して同期してデータを送受信できるよう同期クロ
ックを発生するクロック発生回路と、上記第２の装置に
設けられ、上記同期クロックより読み取りタイミングを
発生する同期回路と、上記第１の装置にデータの電送遅
延時間を測定し、その読み取りタイミングをその遅延時
間分だけ遅延させるタイミング遅延回路とを具備したこ
とを特徴とするインターフェイス回路。 - （２）接地線及び信号線をふくむケーブルによって、お
互い接続された第１及び第２の装置間の同期式直列デー
タ通信用のインターフェイス回路において、上記第１の
装置に設けられ、上記第２の装置に直列データを送受信
する直並列変換回路と、上記第２の装置に設けられ、上
記第１の装置から上記信号線を介して上記直列データを
上記同期クロックと同期してデータを送受信する直並列
変換回路と、上記第１の装置に設けられ、上記第２の装
置に対して同期してデータを送受信できるよう同期クロ
ックを発生するクロック発生回路と、上記第２の装置に
設けられ、上記同期クロックより読み取りタイミングを
発生する同期回路と、上記第２の装置にデータの電送遅
延時間を設定し、データの送信タイミングをその遅延時
間分だけ先送りする、先送りタイミング回路とを具備し
たことを特徴とするインターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098063A JPH03296340A (ja) | 1990-04-13 | 1990-04-13 | インターフエイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098063A JPH03296340A (ja) | 1990-04-13 | 1990-04-13 | インターフエイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03296340A true JPH03296340A (ja) | 1991-12-27 |
Family
ID=14209871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2098063A Pending JPH03296340A (ja) | 1990-04-13 | 1990-04-13 | インターフエイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03296340A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678989A3 (en) * | 1994-04-21 | 1998-04-22 | ITALTEL SOCIETA ITALIANA TELECOMUNICAZIONI s.p.a. | Method and arrangement for the timing of digital signal transmission in a TDMA PON system |
| JP2013201558A (ja) * | 2012-03-23 | 2013-10-03 | Yokogawa Electric Corp | 同期装置及びフィールド機器 |
-
1990
- 1990-04-13 JP JP2098063A patent/JPH03296340A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678989A3 (en) * | 1994-04-21 | 1998-04-22 | ITALTEL SOCIETA ITALIANA TELECOMUNICAZIONI s.p.a. | Method and arrangement for the timing of digital signal transmission in a TDMA PON system |
| JP2013201558A (ja) * | 2012-03-23 | 2013-10-03 | Yokogawa Electric Corp | 同期装置及びフィールド機器 |
| US9182783B2 (en) | 2012-03-23 | 2015-11-10 | Yokogawa Electric Corporation | Synchronization apparatus and field device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07154381A (ja) | データ転送装置 | |
| JP3465227B2 (ja) | 電話端末装置 | |
| JPH03296340A (ja) | インターフエイス回路 | |
| US5155727A (en) | Method of coupling a data transmitter unit to a signal line and apparatus for performing the invention | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| JPS6110348A (ja) | プロトコル変換方式 | |
| JPH043555A (ja) | インターフェイス回路 | |
| JPS63224545A (ja) | 多重化シリアルデ−タ転送装置 | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPS59147555A (ja) | コンテンシヨン形マルチドロツプ接続方式 | |
| KR960016277B1 (ko) | 음성데이타 전송회로 | |
| JP2581694B2 (ja) | 非同期デ−タ転送方式 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JPH043554A (ja) | インターフェイス回路 | |
| JPS63110838A (ja) | 同期信号転送方式 | |
| JP2725713B2 (ja) | 信号伝送方法 | |
| JPS62128234A (ja) | 時分割方向制御伝送方式 | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム | |
| JPH07143142A (ja) | データ通信システム | |
| JPH0129466B2 (ja) | ||
| JPH0758638A (ja) | Ａ／ｄ変換装置 | |
| JPH02305247A (ja) | 通信制御装置 | |
| JPH01288128A (ja) | 双方向データ転送制御方法 | |
| JPH01208928A (ja) | 通信システム | |
| JPS6069936A (ja) | バスケ−ブルの遅延位相差補償方式 |