JPH03297150A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板上に微細なリセス型ゲート電極
を実現する半導体装置の製造方法に関するものである。

〔従来の技術〕

第３図は従来のリセス型ゲート電極を有する半導体装置
の製造方法を示す断面図であり、図において、１は半絶
縁性基板、２は能動層、５はレジスト、７はリセス、８
はゲート電極となる３ゲート金属である。

次に製造方法について説明する。

半絶縁性基板１上に、エピタキシャル成長もしくは半絶
縁性基板１への不純物イオンの注入及びアニールにより
、能動層２を形成した後、レジストを塗布し、開口寸法
Ｍの抜きパターンを転写したのが第３図（ａ）である。

次いで、レジスト５ａ、５ｂをマスクに能動層２を所望
厚さになるように工・ソチングすると第３図（ｂ）のよ
うになる。次いで方向性の良い蒸着法などによりゲート
電極となるゲート金属８を半絶縁性基板１の全面に被着
させると第３図（Ｃ）のようになる。

次に第３図（ｄ）に示すように、レジスト５ａ、５ｂと
共に、ゲート金属８ａ、８ｂをアセトンなどに浸してリ
フトオフ法により除去すると、リセス型ゲート電極が形
成される。

一般に、ゲート電極長しは短い程、電界効果がトランジ
スタなどの半導体装置は高速動作を行なう点で有利であ
る。そして、ゲート電極長しは第３図（ａ）のレジスト
５ａと５ｂの開口寸法Ｍと等しく、レジスト開口寸法Ｍ
の微細加工限界はレジスト５を露光する装置の性能で決
定される。

〔発明が解決しようとする課題〕

従来のリセス型ゲート電極を有する半導体装置の製造方
法は以上のように構成されているので、半導体装置の性
能向上を実現する際に、この性能はゲー［を棒形成用レ
ジストパターンの露光装置の性能で限定されてしまい、
また、この露光装置は高価であるという問題点があった
。

この発明は、上記のような問題点を解消するためになさ
れたもので、露光装置の微細加工限界よりもはるかに微
細なゲート長を有するゲート電極を容易に制御性良く形
成でき、高性能なリセス型ゲート電極を実現できる半導
体装置の製造方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、レジストをマ
スクに下層の絶縁膜を基板に斜め方向よりＲＩ　Ｂ　Ｅ
　（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｂｅａｍ　Ｅｔｃｈｉ
ｎｇ）装置でエツチングし、平行四辺形の断面形状を有
し、かつ、レジストパターン開口寸法より微細なｗＩＡ
縁膜縁膜式ロバターン成するとともに、絶縁膜下層のレ
ジストを絶縁膜をマスクにエツチングし、微細ゲート電
極形成用パターンを形成できるようにしたものである。

〔作用〕

この発明における半導体装置の製造方法は、ＲＩＢＢ装
置のイオンビームの直進性及び平行性が良いことを利用
して斜めから、レジスト開ロバターンをマスクに下層の
絶縁膜をエツチングしているので、絶縁膜の断面形状は
平行四辺形になり、半絶縁性基板の上方より観察すれば
、絶縁膜開口寸法は、上層のレジストパターン開口寸法
より微細になる。つまり、レジストパターンの微細加工
限界よりも絶縁膜開口パターンの微細加工限界は大幅に
縮小可能となり、微細加工限界は露光装置の性能によっ
て限定されなくなる。また、前記絶縁膜開口寸法は、レ
ジスト膜厚と絶縁膜厚と、ＲＩＢＥ装置のイオンビーム
の基板への入射角より容易に計算でき、制御性も良い。

前記絶縁膜開口寸法が、半導体装置のゲート電極の寸法
と同じであり、半導体装置の性能向上が実現可能となる
。

〔実施例〕 以下、この発明の一実施例を図について説明する。

第１図（ａ）〜（ｑ）はこの発明の一実施例による半導
体装置の製造方法の主要工程の断面図を示すものである
。

図において、１は半絶縁性基板、２は能動層、３はレジ
スト（第１のレジスト）、４は絶縁膜、５ａ、５ｂはレ
ジスト（第２のレジスト）、６はＲＩＢＥ装置のイオン
ビームの入射方向、７はリセス、８ａ、８ｂ、８ｃはゲ
ート電極となるゲート金属、８はゲート電極である。

次に製造方法について説明する。

まず、第１図（ａ）に示すように半絶縁性基板１上にエ
ピタキシャル成長させるか、あるいは基板１内にイオン
注入及びアニールすることにより能動層２を形成する。

その後、基板１全面に第１のレジスト３を塗布し、基板
ｌ全面に絶縁膜４を全面に堆積し、さらに基板１全面に
レジスト５を塗布する。

その後、ゲート電極形成領域近傍上方に開口寸法Ｍを有
するレジストパターン５ａ、５ｂを形成し、これをマス
クとしてＲＩＢＥ装置により、基板１に入射角θとなる
ように斜め方向からＣＦ。

などのガスを用いて絶縁膜４をエツチングする。

ここで、絶縁膜４とレジスト５の総膜厚をｄとする。

エツチング後の断面図を第１図（ｂ）に示す。基板１上
方より観察した場合の絶縁膜開口寸法（Ｌ“）は次式で
求められる。

Ｌ’＝Ｍ−ｄｔａｎθ 次に、基板１全面を０□ガスを用いてＲＩＥ（Ｒｅａｃ
ｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）などでレジスト３
をエツチングすると第１図（Ｃ）のようになる。

次に、能動層２を所望の厚さになるまでエツチングする
と第１図（ｄ）のようになる。この場合、能動層２の主
成分がＧａＡｓであれば、エツチング液としては、例え
ば、酒石酸と水（１：４０）の混合液などがよい。

次に、アセトンなどに少しの時間だけ浸すことによりレ
ジスト５ａ、５ｂを除去し、同時に、レジスト３ａ、３
ｂを側壁からエツチングすると第１図（ｅ）のようにな
る。

次に、ゲート金属８を基板１全面に、ＥＢ（Ｅｌｅｃｔ
ｒｏｎ　Ｂｅａｍ　）蒸着法などにより被着すると、第
１図げ）のようになる。

次にアセトンなどに十分浸して、レジスト３ａ。

３ｂ、絶縁膜４ａ、４ｂ、ゲート金属８ａ、８ｂを同時
にリフトオフ法により除去すると、第１図（（至）の構
造が得られる。

以上のように、ゲート電極長さ（Ｌ）は、前記の絶縁膜
４開口寸法（Ｌｏ）と一致し、制御性良く形成できる上
に、容易に露光装置性能によって決まるレジスト５開口
寸法Ｍよりゲート長を短縮することができる。

また、第１図（ｅ）に示したように、アセトンなどに浸
すことで、レジスト３の側壁を少し工・ンチングしたの
は、第１図（ｆ）に示したゲート金属８ａ。

８ｂがゲート電極８ｃと接触せず、後のリフトオフの工
程が実施しやすいようにするために行なっている。その
ため、リセス８深さが深いなどの理由で、ゲート金属８
の分離が容易な場合は、アセトンなどに浸してレジスト
５の除去するとともにレジスト３の側壁エツチングを行
うことは不必要であり、後の工程を行えば、つまり、ゲ
ート金属８を基板１全面に被着し、リフトオフを行えば
、第１図（（イ）と全く同じ断面図が得られる。

なお、上記実施例において、レジスト３は絶縁膜５と成
分の異なる絶縁膜や金属膜などの薄膜でもよく、また、
絶縁膜５は金属膜でもよい。

また、上記実施例の他の応用例として、２段リセス型ゲ
ート電極を有する半導体装置の製造方法を第２図（ａ）
〜（Ｃ）について説明する。

図において、９ａ、９ｂは上段リセス、１０は下段リセ
スであり、１〜８は第１図と同一部分もしくは相当部分
を示す。

第１図（ｅ）の後、さらに、リセスエッチングを行い、
上段リセス９ａ、９ｂ、下段リセス１０を形成すると、
第２図（ａＪのようになる。

次に、第２図（ｂ）に示すように、ゲート金属８を基板
１全面に被着する。

次に、ソフトオフ法により、レジスト３、絶縁膜４、ゲ
ート金属８ａ、８ｂを除去すると、第２図（Ｃ）のよう
になる。

この応用例は、上記実施例と同等の効果を示すが、さら
に、２段リセスゲート電極としたので、より半導体装置
の耐圧を大きくでき、これにより素子の付加電力効率の
向上が期待できる。

〔発明の効果〕

以上のように、この発明によれば、レジストをマスクに
下層の絶縁膜を基板に斜め方向よりＲＩＢＥ装置でエツ
チングし、平行四辺形の断面形状を有し、かつ、レジス
トパターン開口寸法より微細な絶縁膜開口パターンを形
成するとともに、絶縁膜下層のレジストを絶縁膜をマス
クにエツチングし、微細ゲート電極形成用パターンを形
成できるようにしたので、レジスト開口寸法が大きくて
も直進性及び平行性の良いＲＩＢＥを行うことにより、
ゲート電極寸法を微細化でき、半導体装置の性能の向上
および、価格の低下の実現できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の製造方
法の主要工程を示す断面図、第２図はこの発明の応用例
による半導体装置の製造方法の主要工程を示す断面図、
第３図は従来の半導体装置を示す断面図である。 図において、１は半絶縁性基板、２は能動層、３は第１
のレジスト、４は絶縁膜、５ａ、５ｂは第２のレジスト
、６はＲＩＢＥ装置のイオンビームの入射方向、７はリ
セス、８はゲート金属（ゲート電極）、９ａ、９ｂは上
段リセス、１ｏは下段リセスである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）半絶縁性基板上に能動層を形成する工程と、前記
   基板上に第１のレジストを塗布する工程と、前記第１の
   レジスト上に絶縁膜を形成する工程と、 前記絶縁膜上に第２のレジストを塗布する工程と、 前記第２のレジストにゲート電極形成用開口パターンを
   転写する工程と、 前記基板に対して斜め方向より反応性イオンビームエッ
   チングにより第２のレジストをマスクに前記絶縁膜をエ
   ッチングする工程と、 前記絶縁膜をマスクとし、前記基板に垂直な方向へ異方
   的にエッチングする工程と、 前記第２のレジストをマスクに開口部分の前記能動層を
   エッチングし、能動層に溝を形成する工程と、 導電膜を前記基板に被着する工程と、 前記第２のレジスト及び前記第２レジスト上の前記絶縁
   膜と前記導電膜を除去すると共に、前記溝に前記導電膜
   を残す工程とを含むことを特徴とする半導体装置の製造
   方法。
2. （２）請求項１記載の半導体装置の製造方法において、 前記の第２のレジストをマスクに開口部分の前記能動層
   をエッチングして能動層に溝を形成する工程と、前記の
   導電膜を前記基板に被着する工程との間に、 前記第２のレジスト開口部側壁をエッチングすると同時
   に前記第１のレジストを除去する工程を含むことを特徴
   とする半導体装置の製造方法。
3. （３）請求項２記載の半導体装置の製造方法において、 前記の第２のレジスト開口部側壁をエッチングすると同
   時に前記第１のレジストを除去する工程と、前記導電膜
   を前記基板に被着する工程との間に、 残存している前記第１のレジストをマスクとして能動層
   をエッチングし、能動層に２段リセス開孔部を形成する
   工程を含むことを特徴とする半導体装置の製造方法。