JPH032988A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、内部にデータバスと外部素子接続用のデー
タバス端子とを有するマイクロコンピュータに関するも
のである。

〔従来の技術］ 第３図は従来のマイクロコンピュータの一例を示すブロ
ック図である。図において、１はマイクロコンピュータ
本体（以下マイクロプロセッサと呼ぶ）、２はマイクロ
コンピュータの制御や演算等を行なう回路（以下ＣＰＵ
と呼ぶ）、３はアドレスバス、４はデータバス、５はデ
ータバスの入出力制御信号線、６はアドレス出力制御回
路、７はデータバス入出力制御回路、８はアドレス出力
端子、９はデータバス入出力端子、１０はデータバス入
出力端子９からデータを出力する際に出力される信号（
以下ライト信号と呼ぶ）、１１はデータバス入出力端子
９にデータを入力する際に出力される信号（以下リード
信号と呼ぶ）、１２はライト信号出力端子、１３はリー
ド信号出力端子である。

第４図はこのようなマイクロコンピュータを用いた簡単
なシステムの回路図である。

図中、１４は第１のメモリ等の外部接続素子、１５は第
２のメモリ等の外部接続素子である。また、１６は外部
接続素子１４のアドレス入力端子、１７は外部接続素子
１４のデータバス入出力端子、１８は外部接続素子１４
のライト信号入力端子、１９は外部接続素子１４のリー
ド信号入力端子である。又、２０は外部接続素子１５の
アドレス入力端子、２１は外部接続素子１５のデータバ
ス入出力端子、２２は外部接続素子１５のライト信号入
力端子、２３は外部接続素子１５のリード信号入力端子
、２４は外部アドレスバス、２５は外部データバス、２
６はライト信号線、２７はリード信号線である− 次に動作について第３図および第４図を用いて説明する
。

ＣＰＵ２は命令やデータ等をメモリ等の外部接続素子１
４あるいは１５から得るために（リード時）、アドレス
バス３上にアドレスを出力する。

アドレスバス３上に出力されたアドレスはアドレス出力
回路６に入り、アドレスバス８から出力される。アドレ
スバス８から出力されたアドレスは外部アドレスバス２
４を通り、外部接続素子１４のアドレス入力端子１６及
び外部接続素子１５のアドレス入力端子２０に入力され
る。また同時にリード信号がＣＰＵ２より信号線１１を
通り、リード信号出力端子１３より出力される。

アドレス入力及びリード信号入力された２つの外部接続
素子１４及び１５のうち、どちらが有効となるかは入力
されたアドレス値により決定され、有効となった外部接
続素子１４あるいは１５からはそのデータバス入出力端
子１７．２１よりデータが出力される。データは外部デ
ータバス２５を通り、マイクロプロセッサ１のデータバ
ス入出力端子９より入力され、データバスの入出力制御
信号線５により入力状態とされたデータバスの入出力制
御口＃ｉ７を通り、データバス４を通ってＣＰＵ２に入
力される。

一方、メモリ等の外部接続素子１４あるいは１５にデー
タを書き込む場合（ライト時）も同様で、ＣＰＵ２から
アドレスがアドレスバス３に出力され、アドレスバス制
御回路６を通り、アドレス出力端子８に出力される。同
時にＣＰＵ２からライトデータもデータバス４に出力さ
れ、データバス４の人出力制御信号線５により出力状態
とされたデータバス入出力制御回路７を通り、データバ
ス入出力端子９より出力される。また同時に、ＣＰＵ２
よりライト信号がライト信号信号線１０を通り、ライト
信号出力端子１２より出力される。

次にアドレス、ライトデータ及びライト信号は、それぞ
れ外部アドレスバス２４．外部データバス２５、ライト
信号線２６を通り、それぞれ外部接続素子１４あるいは
１５の、アドレス入力端子１６あるいは２０．データバ
ス入出力端子１７あるいは２１．ライト信号入力端子１
８あるいは２２に入力され、ライト動作が行われる。

〔発明が解決しようとする課題〕

従来のマイクロコンピュータは以上のように構成されて
いるので、複数の外部データバスを切り換える等の制御
を行なう際、外部に制御回路を設けなければならなかっ
た。

この発明は上記のような従来のものの問題点を解消する
ためになされたもので、外部に制御回路を設けることな
しにデータバスの切換を行なうことができるマイクロコ
ンピュータをｊ辱ることを目的とする。

〔課題を解決するための手段〕

この発明に係るマイクロコンピュータは、内部のデータ
バス１つにつき複数のデータバス入出力端子を設け、内
部に設けたデータバス制御回路により複数のデータバス
入出力端子のうちの１つを有効にするようにしたもので
ある。

〔作用〕 この発明によるマイクロコンピュータは、外部からの信
号あるいは内部で発生する信号等により複数のデータバ
ス入出力端子のうち１つを有効とし、その有効となった
データバス入出力端子に接続されている外部接続素子と
の間でデータのやりとりを行なう。

（実施例〕 以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例によるマイクロコンピュー
タを示し、これはマイクロプロセッサ内部のデータバス
が１つで、外部素子接続用のデータバス入出力端子が２
つあるものの例である。

図において、第３図、第４図と同一符号は同一のものを
示し、２８は第１のデータバス入出力制御回路、２９は
第２のデータバス入出力制御回路、３０は第１のデータ
バス入出力端子、３１は第２のデータバス入出力端子、
３２は第１のデータバス入出力端子３０及び第２のデー
タバス入出力端子３１のどちらを有効にするかを決定す
る制御回路、３３は第１のデータバス入出力端子３０を
有効にする制御信号、３４は第２のデータバス入出力端
子３１を有効にする制御信号、３５は第１のデータバス
入出力端子３０と第２のデータバス入出力端子３１のい
ずれを有効にするかを外部からの信号により決定するた
めの選択信号入力端子である。

また第２図は上記実施例のマイクロコンピュータを用い
た簡単なシステムの回路図の一例である。

図において、３６は第１のメモリ等の外部接続素子１４
に接続された第１の外部データバス、３７は第２のメモ
リ等の外部接続素子１５に接続された第２の外部データ
バス、３８は第１のデータバス入出力端子３０と第２の
データバス入出力端子３１のどちらを有効にするかを決
定するための選択信号である。

次に動作について説明する。ＣＰＵ２はリード時、命令
やデータ等をメモリ等の外部接続素子１４あるいは１５
から得るためにアドレスバス３上にアドレスを出力する
。アドレスバス３上に出力されたアドレスはアドレス出
力回路６に入り、アドレス出力端子８から出力される。

アドレス出力端子８から出力されたアドレスは外部アド
レスバス２４を通り、外部接続素子１４のアドレス入力
端子１６及び外部接続素子１５のアドレス入力端子２０
に入力される。また同時にリード信号がＣＰＵ２よりリ
ード信号線１１を通り、リード信号出力端子１３より出
力される。２つの外部接続素子１４及び１５のどちらが
有効となるかはアドレス値によるが、本発明の場合、両
方の外部接続素子１４及び１５に同じアドレスがアサイ
ンされていて画素子とも同時に有効となり、第１及び第
２の外部データバス３６．３７の双方に同時に異なった
リードデータが出力されるようにしてもよい。

次に両方の外部接続素子１４．１５が有効となった場合
について説明する。

第１の外部データバス３６に出力されたリードデータは
第１のデータバス入出力端子３０に入力され、同時に第
２の外部データバス３７に出力されたリードデータは第
２のデータバス入出力端子３１に入力され、両方のリー
ドデータはそれぞれデータバス入出力制御回路２８及び
２９に入力される。この時、システム（制御信号源）側
より同時に入力されたり一ドデータのうち一方を選択す
るために選択信号３８が入力される。選択信号３８は選
択信号入力端子３５を通り、制御回路３２に入る。この
制御回路３２には同時にＣＰＵ２からデータバスの入出
力制御信号５が入力され、２つのデータバス入出力端子
３０．３１からの入力のどちらか一方を有効にし、内部
データバス４上にのせ、他方のリードデータは無効とす
る。有効となったリードデータはＣＰＵ２へと取り込ま
れる。

次にライト時の動作について説明する。ＣＰＵ２からア
ドレスがアドレスバス３に出力され、アドレスバス制御
回路６を通り、アドレス出力端子８に出力される。同時
にＣＰＵ２からライトデータもデータバス４に出力され
、またデータバスの入出力信号５も制御回路３２に入力
される。同時にシステム側から２つのデータバス入出力
端子３０．３１のどちらを有効にするかを決定するため
選択信号３８が入力され、選択信号入力端子３５を通っ
て、制御回路３２に人力される。制御回路３２ではデー
タバスの人出力信号５と選択信号３８とで２つのデータ
バス入出力端子３０．３１の一方を有効、他方を無効と
する信号を作り、制御信号３３．３４としてそれぞれデ
ータバス入出力制御回路２８及び２９に入力される。有
効となったデータバス入出力端子３０あるいは３１から
はライトデータが出力され、選択された方の外部データ
バス３６あるいは３７に接続されている外部接続素子１
４あるいは１５にライトデータが書き込まれる。

このように、本実施例によれば、１つのデータバスに対
し複数のデータバス入出力端子を設け、同一チップ上に
搭載した制御回路により所要のデータバス入出力端子を
選択するように構成したので、任意の時に任意の外部接
続素子を選択できる。

従って、例えばエミエレーション用マイクロコンピュー
タの場合、エミュレータ側プログラムとマイコン組込み
システム側のプログラムとを瞬時に切換えることができ
、開発効率がよいものが得られる。

なお、上記実施例ではライト動作時、２つのデータバス
入出力端子３０．３１の一方しか有効にならず、他方は
無効となっていたが、双方とも有効となるように制御回
路３２を構成することにより、２つのデータバス入出力
端子３０．３１の双方かむ同じライトデータを同時に出
力し、双方の外部接続素子１４．１５にライトデータを
書き込むようにすることもできる。

〔発明の効果〕

以上のように、この発明に係るマイクロコンピュータに
よれば、内部データバス１つにつき複数のデータバス入
出力端子と、複数のデータバス入出力端子の１つを有効
となるように選択する制御回路とを同一半導体上に設け
たので、マイクロコンピュータに接続されている複数の
メモリ等の外部接続素子を瞬時に切り換えることができ
、高機能な制御を行なうことができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロコンピュー
タのブロック図、第２図は上記実施例のマイクロコンピ
ュータを用いた簡単なシステムの一例を示す回路図、第
３図は従来のマイクロコンピュータのブロック図、第４
図は従来のマイクロコンピュータを用いた簡単なシステ
ムの一例を示す回路図である。 図において、ｌはマイクロコンピュータ本体（マイクロ
プロセッサ）、２は制御、演算回路（ＣＰＵ）、３はア
ドレスバス、４はデータバス、５はデータバスの入出力
制御信号線、６はアドレス出力制御回路、７はデータバ
ス入出力制御回路、８はアドレス出力端子、９はデータ
バス入出力端子、１０はデータバス入出力端子９からデ
ータを出力する際に出力されるライト信号、１１はデー
タバス入出力端子９にデータを入力する際に出力される
リード信号、１２はライト信号出力端子、１３はリード
信号出力端子、２８は第１のデータバス入出力制御回路
、２９は第２のデータバス入出力制御回路、３０は第１
のデータバス入出力端子、３１は第２のデータバス入出
力端子、３２は第１．第２のデータバス入出力端子３０
．３１のいずれを有効にするかを決定する制御回路、３
３は第１のデータバス入出力端子３０を有効にする制御
信号、３４は第２のデータバス入出力端子３１を有効に
する制御信号、３５は第１．第２のデータバス入出力端
子３０．３１のいずれを有効にするかを外部からの信号
により決定するための選択信号入力端子である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体上に構成され、内部に１つ以上のデータバ
   スを有するマイクロコンピュータにおいて、上記内部の
   データバス１つにつき、該内部のデータバスとデータを
   やりとりするための、少なくとも２つ以上の外部素子接
   続用のデータバス入出力端子と、 上記少なくとも２つ以上のデータバス入出力端子のうち
   の１つのデータバス入出力端子を選択し、上記内部のデ
   ータバスに接続するための制御回路とを上記半導体上に
   有し、 上記少なくとも２つ以上のデータバス入出力端子は、マ
   イクロコンピュータ外部から入力される信号、あるいは
   マイクロコンピュータ内部で発生する信号により切換え
   られることを特徴とするマイクロコンピュータ。